激光原理第2章

1、第第2章章 微处理器的结构及特点微处理器的结构及特点 2.1 Intel 8086微处理器的结构微处理器的结构 2.2 Intel 8086微处理器的引脚功能及工作模式微处理器的引脚功能及工作模式 2.3 8086 微处理器的总线操作与时序微处理器的总线操作与时序 2.4 32位微处理器位微处理器 2.5 其它微处理器其它微处理器 微型计算机结构示意图微型计算机结构示意图存存储储器器I/O接接口口输输入入设设备备I/O接接口口数据总线数据总线 DB控制总线控制总线 CB地址总线地址总线 AB输输出出设设备备CPU2.1 Intel 8086微处理器的结构 Intel 8086微处理器是微处理器

2、是:典型的典型的16位微处理器位微处理器;采用采用HMOS工艺制造，芯片上集成了工艺制造，芯片上集成了29000个晶体管个晶体管;用单一的用单一的+5V电源，被封装在标准电源，被封装在标准40引脚的双列直插式引脚的双列直插式（DIP）管壳内）管壳内;时钟频率时钟频率5MHz10MHz，内、外部数据总线均为，内、外部数据总线均为16条条;地址总线地址总线20条，可寻址的存储空间为条，可寻址的存储空间为220=1MB，其中的，其中的16条地址总线，可以访问条地址总线，可以访问216=64KB的的I/O端口端口 内部暂存器内部暂存器 IP ES SS DS CS总线控制总线控制电路电路外部总线外部总

3、线EU控制器控制器1 2 3 4 5 6ALU标志寄存器标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存寄存器器地址地址加法加法器器指令队列缓冲器指令队列缓冲器执行部件执行部件 （EU)总线接口部件总线接口部件 （BIU)16位位20位位16位位8位位一、一、8086CPU8086CPU内部功能结构图内部功能结构图BIU:是是CPU与存储器及与存储器及I/O的接口，内部由的接口，内部由20位地址加法器、指位地址加法器、指令队列缓冲器、内部寄存器和总线控制逻辑等组成；完成取令队列缓冲器、内部寄存器和总线控制逻辑等组成；完成取指令、指令排队、读指令、指令

4、排队、读/写操作数、地址转换与总线控制等工作。写操作数、地址转换与总线控制等工作。20位地址加法器位地址加法器：用于将逻辑地址变换成存储器所需的：用于将逻辑地址变换成存储器所需的20位物位物理地址，完成地址加法操作。理地址，完成地址加法操作。 指令队列缓冲器指令队列缓冲器：一个具有一个具有6字节的字节的“先进先出先进先出”的的RAM存储存储器，按顺序存放器，按顺序存放CPU要执行的指令，并送入要执行的指令，并送入EU中去执行。中去执行。 总线控制电路总线控制电路：用于产生并发出总线控制信号，以实现对存储用于产生并发出总线控制信号，以实现对存储器或器或I/O端口的读端口的读/写控制。写控制。 E

5、U：接收从接收从BIU指令队列中取来的指令代码，经过分析、译码指令队列中取来的指令代码，经过分析、译码后形成各种实时控制信号，向后形成各种实时控制信号，向EU内各功能部件发送相应的内各功能部件发送相应的控制命令，以完成每条指令所规定的操作。控制命令，以完成每条指令所规定的操作。 EUEU由由ALUALU、标志寄存器、标志寄存器、8 8个通用寄存器、暂存器、队列控制逻个通用寄存器、暂存器、队列控制逻辑与时序控制逻辑（辑与时序控制逻辑（EUEU控制器）等组成；控制器）等组成；EUEU没有连接到总线没有连接到总线上，对系统总线来说是上，对系统总线来说是“外界外界”的。的。算术逻辑单元算术逻辑单元AL

6、U ：是一个是一个1616位的算术逻辑运算部件，用来对位的算术逻辑运算部件，用来对1616位或位或8 8位的二进制操作数进行算术和逻辑运算位的二进制操作数进行算术和逻辑运算 暂存寄存器：暂存寄存器：是一个是一个16位的寄存器，其主要功能是暂时保存数位的寄存器，其主要功能是暂时保存数据，并向据，并向ALU提供参与运算的操作数提供参与运算的操作数 标志寄存器：标志寄存器：一个一个16位的寄存器，后面部分详细介绍位的寄存器，后面部分详细介绍 EU控制器：控制器：接收从接收从BIU指令队列中取来的指令代码，经分析、译指令队列中取来的指令代码，经分析、译码后形成各种实时控制信号，向码后形成各种实时控制信

7、号，向EU内各功能部件发送相应的控制内各功能部件发送相应的控制命令，以完成每条指令所规定的操作。命令，以完成每条指令所规定的操作。8086 CPU的流水线管理的流水线管理8086采用了采用了流水线处理技术流水线处理技术：将指令执行部件（：将指令执行部件（ BIU）和总）和总线接口部件（线接口部件（ EU）分为两个独立的部分，并可并行操作。）分为两个独立的部分，并可并行操作。流水技术流水技术:在执行指令时预取下一条指令的技术在执行指令时预取下一条指令的技术,是一种实现多是一种实现多条指令重叠执行的重要技术条指令重叠执行的重要技术0 1 2 3 4 5 6 7 8 取指取指 译码译码 计算计算EA

8、 取数取数 执行执行 存结果存结果取指取指 译码译码 计算计算EA 取数取数 执行执行 存结果存结果取指取指 译码译码 计算计算EA 取数取数 执行执行 存结果存结果第一条指令第一条指令第二条指令第二条指令第三条指令第三条指令可见，可见，3条指令共需条指令共需8个时间单位，即可全部执行完；如果完全个时间单位，即可全部执行完；如果完全串行执行，则需串行执行，则需3X618个时间单位个时间单位二、二、80868086的寄存器结构的寄存器结构寄存器：寄存器：是是CPU内部临时存放数内部临时存放数据的部件。据的部件。1 1、数据数据通用寄存器通用寄存器包括包括AX,BX,CX和和DX四个四个16位位寄

9、存器。其中任意一个寄寄存器。其中任意一个寄存器均可分为两个存器均可分为两个8位寄存器位寄存器使用，它们的使用，它们的特殊用途和隐特殊用途和隐含性质含性质如下表所示。如下表所示。 通用寄存器中的通用寄存器中的 4 个数据寄存器个数据寄存器可以分成可以分成8个个8位寄存器使用：位寄存器使用：AXAH，AL BX BH，BLCXCH，CL DX DH，DL程序员可利用数据寄存器的这种程序员可利用数据寄存器的这种“可分可合可分可合”的特性，灵活地处理的特性，灵活地处理字字/字节的信息。字节的信息。 2 2、指针和变址寄存器指针和变址寄存器经常的用途是在存储器寻址时，提供经常的用途是在存储器寻址时，提供

10、偏移地址偏移地址。具体为：。具体为：SP(堆栈指针寄存器堆栈指针寄存器): 与与SS(堆栈堆栈段寄存器段寄存器)一起确定栈顶的当一起确定栈顶的当前位置；前位置；BP(基址指针寄存器基址指针寄存器): 与与SS一起确定堆栈段中的某一存储单元一起确定堆栈段中的某一存储单元的地址；的地址；SI和和DI是在为了能更灵活地寻找操作数而增设的几种寻址方式是在为了能更灵活地寻找操作数而增设的几种寻址方式中使用的，它们主要用于存放存储单元在段内的偏移量，用它中使用的，它们主要用于存放存储单元在段内的偏移量，用它们可实现多种存储器操作数的寻址方式，为以不同的地址形式们可实现多种存储器操作数的寻址方式，为以不同的

11、地址形式访问存储单元提供方便。访问存储单元提供方便。堆栈堆栈堆栈堆栈是一个按照是一个按照“先进后出先进后出”的原则存取数据的部件或区域的原则存取数据的部件或区域 INTEL系列的系列的CPU用内存作为堆栈，段地址存放在段寄存用内存作为堆栈，段地址存放在段寄存器器SS中，栈顶地址存放在中，栈顶地址存放在SP中；中；8086 CPU堆栈操作以字为单堆栈操作以字为单位进行，把数据推入堆栈称为位进行，把数据推入堆栈称为“压入压入”操作，从堆栈中取数据操作，从堆栈中取数据称为称为“弹出弹出”操作操作 为什么要用堆栈？为什么要用堆栈？ 主程序与子程序，主程序调用子程序，或者子程序调用子主程序与子程序，主程

12、序调用子程序，或者子程序调用子程序，或者处理中断服务程序，程序，或者处理中断服务程序，CPU必须把主程序调用子程序必须把主程序调用子程序指令的指令的下一条指令的地址（或中断时的断点）即下一条指令的地址（或中断时的断点）即PC值保留下来值保留下来，才能保证子程序（或中断服务程序）执行完之后正确返回到主才能保证子程序（或中断服务程序）执行完之后正确返回到主程序继续执行；另外，调用子程序之前的有关程序继续执行；另外，调用子程序之前的有关REG、标志位也、标志位也要及时正确的保存下来。要及时正确的保存下来。3 3、指令指针寄存器指令指针寄存器IP是一个很重要的控制寄存器，用来存放是一个很重要的控制寄存

13、器，用来存放代码段代码段当中的偏移地址。当中的偏移地址。在程序运行过程中，始终指向在程序运行过程中，始终指向下一条指令下一条指令的首地址，它与的首地址，它与CS一一起形成取下一条指令的实际地址起形成取下一条指令的实际地址4 4、标志寄存器标志寄存器 Flags Flags：共：共16位，一般把位，一般把每一位分别每一位分别使用，使用，8086使用其中的使用其中的9位，位，用于存放当前用于存放当前程序执行的状况和运算结果的特征程序执行的状况和运算结果的特征。9个标志位可个标志位可分为二组：分为二组：状态标志状态标志:用于反映指令执行的结果（受用于反映指令执行的结果（受算术运算算术运算等指令结果的

14、等指令结果的影响；影响；控制标志控制标志：通过执行特定指令来设置，以控制某些指令的执行：通过执行特定指令来设置，以控制某些指令的执行方式。方式。 标志寄存器的格式及各位的含义标志寄存器的格式及各位的含义1514131211109876543210OFDFIFTFSFZFAFPFCF状态标志状态标志方向标志方向标志中断标志中断标志单步标志单步标志控制标志控制标志进位标志进位标志奇偶标志奇偶标志辅助进位标志辅助进位标志零标志零标志符号标志符号标志溢出标志溢出标志进位标志进位标志CF：主要用来反映运算结果是否产生进位主要用来反映运算结果是否产生进位或借位。如果运算结果的最高位向前产生了一个进或借位。

15、如果运算结果的最高位向前产生了一个进位（加法）或借位（减法），则其值为位（加法）或借位（减法），则其值为1，否则其值，否则其值为为0 。使用该标志位的情况有：多字使用该标志位的情况有：多字(字节字节)数的加减运算，数的加减运算，移位操作，字移位操作，字(字节字节)之间移位，专门改变之间移位，专门改变CF值的指值的指令等。令等。状态标志位状态标志位 奇偶标志奇偶标志PF：用于反映运算结果中：用于反映运算结果中“1”的个数的奇的个数的奇偶性。若运算结果低偶性。若运算结果低8位中位中“1”的个数为偶数，则的个数为偶数，则PF1；否则否则PF0。利用利用PF可进行奇偶校验检查，或产生奇偶校验位。可进行

16、奇偶校验检查，或产生奇偶校验位。零标志零标志ZF：用来反映运算结果是否为：用来反映运算结果是否为0。如果运算结。如果运算结果为果为0，则其值为，则其值为1，否则为，否则为0。辅助进位辅助进位AF ：算术运算时，：算术运算时， 若低字节中低若低字节中低 4 位（即第位（即第3位）产生进位（加法）或借位（减法）时，则位）产生进位（加法）或借位（减法）时，则AF置置“1”, 否则清否则清“0”。AF用于用于BCD运算中判别是否需要进运算中判别是否需要进行十进制调整。行十进制调整。 符号标志符号标志SF：用来反映运算结果的符号位，它与运算用来反映运算结果的符号位，它与运算结果的最高位一致。在微机系统中

17、，有符号数采用补结果的最高位一致。在微机系统中，有符号数采用补码表示法，所以，码表示法，所以，SF也就反映运算结果的正负号。运也就反映运算结果的正负号。运算结果为正数时，算结果为正数时，SF的值为的值为0，否则其值为，否则其值为1。溢出标志溢出标志OF：用于反映带符号数加减运算所得结果是用于反映带符号数加减运算所得结果是否溢出。如果运算结果超过当前运算位数所能表示的否溢出。如果运算结果超过当前运算位数所能表示的范围，则称为溢出，范围，则称为溢出，OF的值被置为的值被置为1，否则，否则，OF的值的值被清为被清为0。对于以上对于以上6个运算结果标志位，一般编程情况下标志个运算结果标志位，一般编程情

18、况下标志位位CF、ZF、SF和和OF的使用频率较高，而标志位的使用频率较高，而标志位PF和和AF的使用频率较低。的使用频率较低。【例例2.1】将数将数5439H与数与数456AH相加，并分析相加运相加，并分析相加运算对标志位的影响。算对标志位的影响。 CF=0，PF=1，AF=1，ZF=0，OF=1 控制标志位控制标志位 控制标志位控制标志位：用来控制：用来控制CPU的操作，通过的操作，通过专门的指令专门的指令才能使之发才能使之发生改变。生改变。 单步标志单步标志TF ：当被置为当被置为1时，时，CPU进入单步执行方式，即每执行进入单步执行方式，即每执行一条指令，产生一个单步中断请求。这种方式

19、主要用于程序的调一条指令，产生一个单步中断请求。这种方式主要用于程序的调试。指令系统中没有专门的指令来改变试。指令系统中没有专门的指令来改变TF的值。的值。方向标志方向标志DF：用来决定在串操作指令执行时有关指针寄存器发用来决定在串操作指令执行时有关指针寄存器发生调整的生调整的方向方向。具体规定在字符串操作指令中给出。具体规定在字符串操作指令中给出。中断允许标志中断允许标志IF：用来决定用来决定CPU是否响应是否响应CPU外部的可屏蔽中断外部的可屏蔽中断发出的中断请求。具体规定为：当发出的中断请求。具体规定为：当IF=1时，时，CPU响应响应 ；当；当IF=0时，时，CPU不响应。不响应。对于

20、对于DF与与IF，CPU都提供了专门的用于改变它们值的指令。都提供了专门的用于改变它们值的指令。专门存放专门存放段地址段地址的寄存器称为段寄存器，的寄存器称为段寄存器，8086共有共有4个：个： CS代码段段寄存器；代码段段寄存器； DS数据段段寄存器；数据段段寄存器； ES附加段段寄存器附加段段寄存器 ； SS堆栈段段寄存器。堆栈段段寄存器。段寄存器都为段寄存器都为16位，作用为：存放各个段的段地址。位，作用为：存放各个段的段地址。5 5、段寄存器段寄存器、存储单元的地址和内容、存储单元的地址和内容8086CPU有有20根地址线，可访问的字节单元地址范围为根地址线，可访问的字节单元地址范围为

21、00000HFFFFFH ,也就是也就是1MB的寻址空间。的寻址空间。（1）物理地址物理地址：为了标识和存取每一个存储单元，以正确地存：为了标识和存取每一个存储单元，以正确地存放或取出信息，给每个存储单元规定一个惟一的地址。放或取出信息，给每个存储单元规定一个惟一的地址。 说明说明：（：（1）物理地址的空间：呈线性增长，地址从物理地址的空间：呈线性增长，地址从0开始编号，开始编号，顺序地每次加顺序地每次加1。（2）物理地址的表示：在）物理地址的表示：在机器里用无符号二进制数机器里用无符号二进制数表示，表示，书写书写格式格式为十六进制数。如为十六进制数。如23450H、0A209FH。（3） 8

22、086计算机的内存以字节编址（数据在内存中计算机的内存以字节编址（数据在内存中以字节为单以字节为单位位进行存储），每个内存单元都有一个惟一的地址，可存放一进行存储），每个内存单元都有一个惟一的地址，可存放一个字节。字节是个字节。字节是8086中最基本的数据中最基本的数据存取存取单位。单位。三、三、8086微处理器的存储器组织及输入微处理器的存储器组织及输入/输出结构输出结构 如何存取如何存取1个字个字或或双字双字呢？呢？个字占据个字占据两个相邻的内存单元，两个相邻的内存单元，低字节放在低地址单元，低字节放在低地址单元，高字节放在高地址单元；高字节放在高地址单元；字的地址由其低地址来表示字的地址

23、由其低地址来表示。双字双字类似字。类似字。对于同一个内存地址，既可以看作是字节单元的地址，也可对于同一个内存地址，既可以看作是字节单元的地址，也可以看作是字或双字单元的地址，取决于存取的以看作是字或双字单元的地址，取决于存取的数据类型数据类型。物理地址顺序排列示意图物理地址顺序排列示意图 （2）存储单元的内容存储单元的内容 ：一个存储单元中所存放的信息：一个存储单元中所存放的信息说明说明：（：（1）数据的存储格式（数据的存储格式（2）地址和内容的表示格式：用）地址和内容的表示格式：用“（）（）”或或” ”。在编程中，若用。在编程中，若用X表示某存储单元的地址，表示某存储单元的地址，则则X表示表

24、示X单元的内容，并且可以嵌套。（单元的内容，并且可以嵌套。（3）存储器的特性：）存储器的特性：新信息存入覆盖原有信息。新信息存入覆盖原有信息。如图中，物理地址为如图中，物理地址为00003H的字节内容为的字节内容为3AH，文字叙述中，文字叙述中可表示为：（可表示为：（00003H）= 3AH，字内容为，字内容为563AH，双字内容，双字内容为为00FF563AH 2存储器的分段和物理地址的形成存储器的分段和物理地址的形成 （1）存储器的分段）存储器的分段为何分段：为何分段：CPU有有20根地址线，可直接访问的物理空间为根地址线，可直接访问的物理空间为1M个个字节，编码区间为：字节，编码区间为：

25、00000HFFFFFH。而。而CPU的数据总线是的数据总线是16位，寄存器也是位，寄存器也是16位或位，它们的编码范围仅为：位或位，它们的编码范围仅为：0000HFFFFH, 16位寄存器无法存放位寄存器无法存放20位地址。如果用位地址。如果用16位寄存位寄存器来访问内存的话，则只能访问内存的器来访问内存的话，则只能访问内存的最低端最低端64KB，其它的内存，其它的内存将无法访问。为了能用将无法访问。为了能用16位寄存器有效地访问位寄存器有效地访问1M的存储空间，的存储空间，16位位CPU采用了内存分段的管理模式。采用了内存分段的管理模式。段的分法和地址的表示法：把段的分法和地址的表示法：把

26、1MB内存空间划分成若干个内存空间划分成若干个逻辑段逻辑段（简称为段）（简称为段） ，每个段的要求为，每个段的要求为： 段的段的起始地址起始地址(简称为简称为段地址段地址)必须是必须是16的倍数的倍数，即，即最低最低4位位二二进制必须全为进制必须全为0； 逻辑段的最大容量为逻辑段的最大容量为64KB。逻辑段之间可以逻辑段之间可以重叠重叠，也可以不重叠，可以连续也可以不连续，也可以不重叠，可以连续也可以不连续，如图中，其中有相连的段如图中，其中有相连的段(如：如：C和和D段段)、不相连的段、不相连的段(如：如：A和和B段段)以及相互重叠的段以及相互重叠的段(如：如：B和和C段段)段的段的起始地址

27、起始地址的的计算计算和和分配分配通常由操作系统完成通常由操作系统完成说明说明：段地址段地址表示段的起始地址表示段的起始地址(xxxxxH)，并不是任意一个单元的地址都能作段的起并不是任意一个单元的地址都能作段的起始地址，只有形式为始地址，只有形式为xxxx0H的地址才能作的地址才能作段的起始地址，该起始地址存入段的起始地址，该起始地址存入16位寄存位寄存器时，将器时，将0省略省略即可。存放在即可。存放在CS、DS、SS、ES段寄存器中。段寄存器中。存储器采用分段结构以后，对内存的访问就可以使用存储器采用分段结构以后，对内存的访问就可以使用 两种地址两种地址：逻辑地址和物理地址。逻辑地址和物理地

28、址。逻辑地址逻辑地址：编程编程时所使用的地址（程序设计时所涉及的地址是时所使用的地址（程序设计时所涉及的地址是逻辑地址而不是物理地址）。编程时不需要知道产生的代码逻辑地址而不是物理地址）。编程时不需要知道产生的代码或数据在存储器中的具体物理位置。这样可以简化存储资源或数据在存储器中的具体物理位置。这样可以简化存储资源的动态管理。表示为：的动态管理。表示为：段地址段地址:偏移地址偏移地址（2）逻辑地址与物理地址）逻辑地址与物理地址偏移地址偏移地址（段内偏移或有效地址或偏移量）：是所访问的（段内偏移或有效地址或偏移量）：是所访问的存储单元距段的起始地址之间的存储单元距段的起始地址之间的字节距离字节

29、距离。“段地值段地值”和和“偏移地址偏移地址”均是均是16位位的。的。“段地值段地值”由段寄存由段寄存器器CS、DS、SS、ES提供；提供；“偏移地址偏移地址”由由BX、BP、SP、SI、DI、IP或以这些寄存器的组合形式来提供。或以这些寄存器的组合形式来提供。逻辑地址是用户进行逻辑地址是用户进行程序设计程序设计时采用的地址；物理地址是存储时采用的地址；物理地址是存储单元的单元的实际地址实际地址，是，是CPU和内存储器进行数据交换时所使用的和内存储器进行数据交换时所使用的地址地址；同一个物理地址可以对应有多个逻辑地址。只要有逻辑同一个物理地址可以对应有多个逻辑地址。只要有逻辑地址，就可以通过转

30、换对其所对应的物理地址进行访问。地址，就可以通过转换对其所对应的物理地址进行访问。 具体具体转换方法转换方法：将段寄存器中的：将段寄存器中的16位位“段地值段地值”左移左移4位位(低位低位补补0)，再与，再与16位的位的“偏移地址偏移地址”相加，即可得到所访问存储单相加，即可得到所访问存储单元的物理地址元的物理地址(20位地址加法器，用来形成20位的物理地址。，如下图所示。如下图所示。物理地址物理地址：是数据在：是数据在存储器中实际存放存储器中实际存放的地址，是的地址，是CPU访问存访问存储器时实际输出的地址。对于储器时实际输出的地址。对于8086CPU来说，存储空间为来说，存储空间为2201

31、MB单元，地址范围从单元，地址范围从00000H到到FFFFFH。CPU与与内存储器内存储器交交换数据时所使用的就是这样的物理地址换数据时所使用的就是这样的物理地址。存储器的分段结构和物理地址的形成存储器的分段结构和物理地址的形成 段地址段地址0 0 0 00 0 0 03 2 1 03 2 1 015 015 0偏移地址偏移地址地址加法器地址加法器物理地址物理地址15150 01919.20000H20000H25F60H25F60H25F61H25F61H25F62H25F62H25F63H25F63H2000H2000H段地址段地址逻逻辑辑地地址址段内偏移地址段内偏移地址5F62H5F6

32、2H物理地址的形成物理地址的形成逻辑地址与物理地址逻辑地址与物理地址上述由逻辑地址转换为物理地址的过程也可以表示成如上述由逻辑地址转换为物理地址的过程也可以表示成如下计算公式：下计算公式： 物理地址段地值物理地址段地值16+偏移地址偏移地址其中其中“段地值段地值16”，在微处理器中是通过将段寄存器的，在微处理器中是通过将段寄存器的内容左移内容左移4位位(低位补低位补0)来实现的，与偏移地址相加的来实现的，与偏移地址相加的操作由地址加法器来完成。操作由地址加法器来完成。说明：每个存储单元有说明：每个存储单元有惟一的物理地址惟一的物理地址，但它可以由不同的，但它可以由不同的“段地址段地址”和和“偏

33、移地址偏移地址”转换而来，这只要把段地址和偏转换而来，这只要把段地址和偏移地址改变为相应的值即可。也就是说，移地址改变为相应的值即可。也就是说，同一个物理地址可同一个物理地址可以由不同的逻辑地址来构成。以由不同的逻辑地址来构成。或者说，同一个物理地址与多或者说，同一个物理地址与多个逻辑地址相对应。个逻辑地址相对应。例如：以下例如：以下 3个个逻辑地址逻辑地址 段地址为段地址为2000H，偏移地址偏移地址5000H 段地址为段地址为2100H，偏移地址偏移地址4000H 段地址为段地址为2200H，偏移地址偏移地址3000H对应对应同一个物理地址同一个物理地址 25000H。（3）段寄存器的引用

34、）段寄存器的引用 段寄存器是因为对内存的分段管理而设置的。段寄存器是因为对内存的分段管理而设置的。8086 CPU提供有提供有4个段寄存器个段寄存器 （CS、DS、ES、SS），），所以，其程序可同时访所以，其程序可同时访问问4个不同含义的段。个不同含义的段。段寄存器及其偏移地址的引用关系如图段寄存器及其偏移地址的引用关系如图 。CS指向存放程序的逻辑段，指向存放程序的逻辑段，IP是用来存放下是用来存放下条待执行的指令在该段的偏移地址，它们合在条待执行的指令在该段的偏移地址，它们合在一起可在该内存段内取到一起可在该内存段内取到下次要执行的指令下次要执行的指令。SS指向用于堆栈的逻辑段，指向用于

35、堆栈的逻辑段，SP是用来指向是用来指向该堆栈的该堆栈的栈顶栈顶，它们合在一起可访问栈顶单元。另外，当偏移，它们合在一起可访问栈顶单元。另外，当偏移地址用到了指针寄存器地址用到了指针寄存器BP，则其缺省的段寄存器也是则其缺省的段寄存器也是SS，并且并且用用BP可访问可访问整个堆栈整个堆栈。 DS指向数据段，指向数据段，ES指向附加段，在存取操作数时，二者之指向附加段，在存取操作数时，二者之一和一个偏移地址合并就可得到存储单元的物理地址。该偏一和一个偏移地址合并就可得到存储单元的物理地址。该偏移地址可以是移地址可以是具体数值、符号地址具体数值、符号地址和和指针寄存器的值指针寄存器的值等之一，等之一

36、，具具体情况将由指令的体情况将由指令的寻址方式寻址方式来决定来决定 。 说明说明：缺省的数据段寄存器是：缺省的数据段寄存器是DS，只只有一个例外，即：在进行有一个例外，即：在进行串操作串操作时，其目的时，其目的地址的段寄存器规定为地址的段寄存器规定为ES。当然，在一般当然，在一般指令中，我们还可以用指令中，我们还可以用“段超越段超越”的方法来改变操作数的段的方法来改变操作数的段寄存器寄存器 ：MOVAX, ES:2000H （4） 段寄存器及其指针寄存器的引用关系段寄存器及其指针寄存器的引用关系 38086 CPU的的I/O结构结构 8086 CPU用地址总线的用地址总线的低低16位位A15A

37、0寻址端口地址，供可以寻址端口地址，供可以访问的访问的I/O端口地址共有端口地址共有216=64K个，其地址范围为个，其地址范围为0000HFFFFH，但实际上只使用了，但实际上只使用了A9A0 共共10 条地址线作为条地址线作为I/O 端端口的寻址线，故最多可寻址口的寻址线，故最多可寻址1024个端口地址，地址范围为个端口地址，地址范围为0000H03FFH。 根据所连的根据所连的存储器和外设存储器和外设的规模，的规模， 8086可以有可以有两种两种不同的工不同的工作模式。作模式。最小模式最小模式：系统中只有：系统中只有一个一个8086微处理器的情况，所有的总微处理器的情况，所有的总线控制信

38、号都直接由线控制信号都直接由8086 CPU产生；产生；最大模式最大模式：系统中总是包含：系统中总是包含两个两个或或多个多个微处理器，其中一个主微处理器，其中一个主处理器就是处理器就是8086，其它的处理器称为协处理器，其它的处理器称为协处理器 q 引脚引脚33决定工作模式决定工作模式: q 两种模式下引脚两种模式下引脚2431有不同的名称和意义有不同的名称和意义一、一、8086 CPU的两种工作模式的两种工作模式2.2Intel 8086微处理器的引脚功能及工作模式 二、二、8086CPU的引脚及其功能的引脚及其功能学习引脚说明：学习引脚说明： 引脚功能引脚功能 引脚所起的作用，从引脚名称上

39、大致可以反映出引脚所起的作用，从引脚名称上大致可以反映出来，是记忆的基础。有的引脚功能单一；有的引脚配合不同的来，是记忆的基础。有的引脚功能单一；有的引脚配合不同的用法有不同的功能；有的引脚在不同的时间段里有着不同的功用法有不同的功能；有的引脚在不同的时间段里有着不同的功能；还有的引脚可以通过初始化编程来设计它的功能和属性。能；还有的引脚可以通过初始化编程来设计它的功能和属性。 引脚的流向引脚的流向 指引脚的方向是从芯片本身流向外部（输出）指引脚的方向是从芯片本身流向外部（输出）还是从外部流入芯片（输入），抑或是双向。譬如，还是从外部流入芯片（输入），抑或是双向。譬如，CPU的地的地址线是输出

40、的；数据线是双向的；部分控制线是输出的，部分址线是输出的；数据线是双向的；部分控制线是输出的，部分控制线是输入的控制线是输入的 有效方式有效方式 引脚发挥作用时的特征。引脚有两种有效方式，引脚发挥作用时的特征。引脚有两种有效方式，一种是电平有效（高电平和低电平），另一种是边沿有效（上一种是电平有效（高电平和低电平），另一种是边沿有效（上升沿有效和下降沿有效，主要针对输入）。低电平有效的引脚升沿有效和下降沿有效，主要针对输入）。低电平有效的引脚通常在引脚名上加一条小横线通常在引脚名上加一条小横线 8086微处理器是一微处理器是一个双列直插式、具个双列直插式、具有有40个个引脚的器件，引脚的器件，

41、受封装引线数目限受封装引线数目限制，涉及某些引线制，涉及某些引线用来传送多于一种用来传送多于一种类型的信号类型的信号1两种工作模式下具有相同功能的引脚两种工作模式下具有相同功能的引脚 （1）GND、VCC，地和电源，地和电源 第第1、20脚为地；第脚为地；第40脚为电源，脚为电源，8086用单一的十用单一的十5V电压电压（2）AD0AD15(双向，三态双向，三态)地址数据的复用引脚线。采用地址数据的复用引脚线。采用分时分时的多路转换方法实现对地的多路转换方法实现对地址线和数据线的复用。在总线周期的址线和数据线的复用。在总线周期的T1状态，状态，用来输出要访问用来输出要访问的存储器或的存储器或I

42、O端口的端口的地址地址。在随后的。在随后的T状态，即使这些线用状态，即使这些线用作数据线，而作数据线，而16位地址线的地址在这个位地址线的地址在这个T却被记录保存下来，却被记录保存下来，并送到地址总线上。可见对复用信号是使用并送到地址总线上。可见对复用信号是使用时间时间来加以划分的。来加以划分的。它要求在它要求在T1状态线出现状态线出现16位地址时，用位地址时，用地址锁存器地址锁存器加以锁存。加以锁存。（3）Al9S6Al6S3 地址状态复用引脚，输出地址状态复用引脚，输出在总线周期的在总线周期的T1状态，这些引脚表示为最高状态，这些引脚表示为最高4位的地址线，这位的地址线，这时，同样时，同样

43、需要地址锁存器对高需要地址锁存器对高4位地址加以锁存位地址加以锁存。在其他在其他T状态，用作提供状态信息。其中：状态，用作提供状态信息。其中：S6为为0用来指示用来指示8086当前与总线相连，所以，在当前与总线相连，所以，在T2、T3、Tw和和T4状态，状态，8086总是使总是使S6等于等于0（低），以表示（低），以表示8086当前连在总当前连在总线上。线上。S5：标志寄存器中中断允许标志的状态位，如为：标志寄存器中中断允许标志的状态位，如为1，表示当前，表示当前允许可屏蔽中断请求，如为允许可屏蔽中断请求，如为0，则禁止一切可屏蔽中断。则禁止一切可屏蔽中断。 S4和和S3：组合起来指出当前正在

44、使用哪个段寄存器，具体规：组合起来指出当前正在使用哪个段寄存器，具体规定如下表所示。定如下表所示。 （4）NMI 非屏蔽中断输入引脚非屏蔽中断输入引脚是一个由低到高的上升沿。不受中断允许标志是一个由低到高的上升沿。不受中断允许标志IF的影响，也的影响，也不能用软件进行屏蔽。每当不能用软件进行屏蔽。每当NMI端进入一个正沿触发信号时，端进入一个正沿触发信号时，CPU就会在结束当前指令后，执行对应于中断类型号为就会在结束当前指令后，执行对应于中断类型号为2的非的非屏蔽中断处理程序。屏蔽中断处理程序。（5）INTR 可屏蔽中断请求信号，可屏蔽中断请求信号，输入输入CPU在执行每条指令的最后一个时钟周

45、期后对该信号进行采在执行每条指令的最后一个时钟周期后对该信号进行采样，样，如果如果IF为为1，并且又接收到，并且又接收到INTR信号，信号，CPU就会在结束就会在结束当前指令后当前指令后，响应中断请求，执行一个中断处理子程序。，响应中断请求，执行一个中断处理子程序。（6）RD 读信号读信号，输出，输出指出将要执行一个对内存或指出将要执行一个对内存或IO端口的读操作。具体到底是端口的读操作。具体到底是读取内存单元中的数据还是读取内存单元中的数据还是IO端口中的数据，这决定于端口中的数据，这决定于M/IO信号。信号。（7）CIK 时钟输入时钟输入为为CPU和总线控制逻辑电路提供定时手段。对时钟信号

46、要求：和总线控制逻辑电路提供定时手段。对时钟信号要求：13周期为高电平，周期为高电平，23周期为低电平。周期为低电平。 8086的标准时钟频的标准时钟频率为率为8MHz。（8）RESET 复位输入信号复位输入信号8086要求复位信号至少维持要求复位信号至少维持4个时钟周期的高电平才有效。个时钟周期的高电平才有效。复复位信号来到后，位信号来到后，CPU便结束当前操作，并对标志寄存器、便结束当前操作，并对标志寄存器、IP、DS、SS、ES及指令队列清零，而将及指令队列清零，而将CS设置为设置为FFFFH。 （9）READY “准备好准备好”信号输入信号输入“准备好准备好”信号是由所访问的存储器或者

47、信号是由所访问的存储器或者IO设备发来的响应设备发来的响应信号，高电平有效。信号，高电平有效。CPU在每个总线周期的在每个总线周期的T3状态开始对状态开始对READY信号进行采样信号进行采样（10）TEST 测试信号输入测试信号输入测试信号是和指令测试信号是和指令WAIT结合起来使用的，在结合起来使用的，在CPU执行执行WAIT指指令时，令时，CPU处于空转状态进行等待；当处于空转状态进行等待；当8086的测试信号有效的测试信号有效时，等待状态结束，时，等待状态结束，CPU继续往下执行被暂停的指令。继续往下执行被暂停的指令。（11）MNMX 最小最大组态控制信号输入最小最大组态控制信号输入如果

48、此引脚固定接为如果此引脚固定接为+5v，则，则CPU处于处于最小最小组态；如果接组态；如果接地地，则则CPU处于处于最大最大组态。组态。 上述信号是上述信号是8086工作在最小模式和最大模式时都要用到的。工作在最小模式和最大模式时都要用到的。此外，此外，8086第第243l脚还有脚还有8个控制信号，它们在最小模式和个控制信号，它们在最小模式和最大模式下有不同的名称和定义。最大模式下有不同的名称和定义。2、最小模式下的引脚信号、最小模式下的引脚信号 （1）INTA 中断响应信号中断响应信号，输出，输出用来对外设的中断请求作出响应。用来对外设的中断请求作出响应。中断响应周期中断响应周期由两个连续的

49、由两个连续的总线周期组成，在每个响应周期的总线周期组成，在每个响应周期的T2，T3和和TW状态，状态，INTA均均为有效，在第二个中断响应周期，外设端口往数据总线上发送为有效，在第二个中断响应周期，外设端口往数据总线上发送中断类型号，中断类型号，CPU根据中断向量而转向中断处理程序。根据中断向量而转向中断处理程序。（2）ALE 地址锁存允许信号地址锁存允许信号，输出，输出 第第25脚是脚是8086提供给地址锁存器提供给地址锁存器 82828283的控制信号，高的控制信号，高电平有效。在电平有效。在T1状态，当地址数据复用线状态，当地址数据复用线AD15AD0和地址和地址状态服用线状态服用线A1

50、9A6A16S3上出现地址信号时，上出现地址信号时，CPU提供提供ALE有效电平，将地址信息锁存到地址锁存器中。有效电平，将地址信息锁存到地址锁存器中。（3）DEN 数据允许信号数据允许信号在用在用82868287作为数据总线收发器时，作为数据总线收发器时，DEN为收发器提供一为收发器提供一个控制信号，表示个控制信号，表示CPU当前准备发送或接收一个数据。当前准备发送或接收一个数据。（4）DTR 数据收数据收发信号，输出发信号，输出在使用在使用82868287作为数据总线收发器时，作为数据总线收发器时，DT/R信号用来控信号用来控制制82868287的数据传送方向的数据传送方向。如果。如果DT

51、/R为高电平，则进行为高电平，则进行数据发送；如果数据发送；如果DTR为低电平，则进行数据接收。在为低电平，则进行数据接收。在DMA方式时，方式时，DTR被浮置为高阻状态。被浮置为高阻状态。 （5）MIO 存储器输入输出控制信号，输出存储器输入输出控制信号，输出CPU进行存储器访问还是输入输出访问的控制信号进行存储器访问还是输入输出访问的控制信号。在。在8086中，如为高电平，表示中，如为高电平，表示CPU和输入输出端口之间进行数据传和输入输出端口之间进行数据传输；如为低电平，表示输；如为低电平，表示CPU和存储器之间进行数据传输。在和存储器之间进行数据传输。在8088中，此引脚的电平状态与中

52、，此引脚的电平状态与8086相反。相反。 （6）WR 写信号输出写信号输出WR有效时，表示有效时，表示CPU当前正在进行存储器或当前正在进行存储器或IO写操作，具写操作，具体到底为哪种写操作，则由体到底为哪种写操作，则由MIO信号决定。信号决定。 （7）HOLD 总线保持请求信号输入总线保持请求信号输入 第第3l脚在最小组态下作为其他部件向脚在最小组态下作为其他部件向CPU发出总线请求发出总线请求信号的输入端。当系统中信号的输入端。当系统中CPU之外的另一个主模块要求占之外的另一个主模块要求占用总线时，通过此引脚向用总线时，通过此引脚向CPU发一个高电平的请求信号。发一个高电平的请求信号。这时

53、，如果这时，如果CPU允许让出总线，就在当前总线周期完成时，允许让出总线，就在当前总线周期完成时，于于T4状态从状态从HLDA引脚发出一个回答信号，对刚才的引脚发出一个回答信号，对刚才的HOLD请求作出响应。请求作出响应。 （8）HLDA 总线保持响应信号输出总线保持响应信号输出 第第30脚为总线保持响应信号的输出端，高电平有效。当脚为总线保持响应信号的输出端，高电平有效。当HLDA有效时，表示有效时，表示CPU对其他主部件的总线请求作出响对其他主部件的总线请求作出响应，同时，所有与三态门相接的应，同时，所有与三态门相接的CPU的引脚呈现高阻抗，的引脚呈现高阻抗，从而让出了总线。从而让出了总线

54、。3、最大模式下的引脚信号、最大模式下的引脚信号 （1） 总线周期状态信号（输出，低电平有效）总线周期状态信号（输出，低电平有效）总线周期状态信号输出，分别对应最小方式的总线周期状态信号输出，分别对应最小方式的DEN,DT/R,M/IO （2） 总线请求信号输入总线请求允许信号输出总线请求信号输入总线请求允许信号输出 在最大组态下，这在最大组态下，这2个信号端可供个信号端可供CPU以外的以外的2个处理器用个处理器用来发出使用总线的请求信号和接收来发出使用总线的请求信号和接收CPU对总线请求回答信号。对总线请求回答信号。（3） 总线封锁信号输出总线封锁信号输出 第第29脚在最大模式下为总线封锁信

55、号输出端。当脚在最大模式下为总线封锁信号输出端。当 为低为低电平时，电平时，系统中其他总线主部件就不能占有总线系统中其他总线主部件就不能占有总线。 信号信号是由指令前缀是由指令前缀 产生。产生。在在DMA期间，期间， 端被浮空而处于高阻状态。端被浮空而处于高阻状态。 LOCKLOCKLOCKLOCKLOCK1RQ/ GT0RQ / GT、 （4）QS1、QS0指令队列状态信号，输出指令队列状态信号，输出这两个信号的组合提供了这两个信号的组合提供了前一个时钟周期中的指令队列前一个时钟周期中的指令队列的状的状态，具体的代码组合对应的含义见下表：态，具体的代码组合对应的含义见下表：4、8086微处理

56、器的工作模式及系统结构微处理器的工作模式及系统结构 +5V8284AOE地址锁存器STB8282（3片）BHE地址总线收发器OE（2片）T（可选）8286数据总线控制总线READYRESET CLK RESETREADYMN/MXALEBHEA19A16AD15AD08086DENDT/RM/IOWRRDHOLDHLDA GND INTRINTA图2.11 8086最小工作模式的典型配置当当CPU的的 引脚引脚接接5V时，时，8086工工作于最小模式。在这作于最小模式。在这种模式中，系统所有种模式中，系统所有的总线控制信号都直的总线控制信号都直接由接由8086产生，系统产生，系统中的总线控制逻

57、辑电中的总线控制逻辑电路被减到最少路被减到最少 MN / MX4、8086微处理器的工作模式及系统结构微处理器的工作模式及系统结构 当当CPU的的 引脚引脚接地时，接地时，8086工作于工作于最大模式。在这种模最大模式。在这种模式中，系统的许多控式中，系统的许多控制信号不再由制信号不再由8086直直接发出，而是由总线接发出，而是由总线控制器控制器8288对对8086发出的控制信号进行发出的控制信号进行变换和组合，从而得变换和组合，从而得到各种系统控制信号到各种系统控制信号 MN / MX2.3 8086 微处理器的总线操作与时序 CPU在时钟信号的控制下工作在时钟信号的控制下工作时钟信号时钟信

58、号是一个按一定电压幅度，是一个按一定电压幅度， 一定时间间隔发出的脉冲信号。一定时间间隔发出的脉冲信号。相邻两个脉冲之间的时间间隔，称为一个相邻两个脉冲之间的时间间隔，称为一个时钟周期时钟周期，又称，又称 T状态状态（T周期周期） CPU所有的操作都以时钟信号为基准，所有的操作都以时钟信号为基准，CPU 按严格的时间标按严格的时间标准发出地址，控制信号，存储器、接口也按严格的时间标准送出准发出地址，控制信号，存储器、接口也按严格的时间标准送出或接受数据。这个时间标准就是由时钟信号确定。或接受数据。这个时间标准就是由时钟信号确定。 CPU的主频或内频指的主频或内频指CPU的内部工作频率。主频是表

59、示的内部工作频率。主频是表示CPU工作速度的重要指标，在工作速度的重要指标，在 CPU其它性能指标相同时其它性能指标相同时, 主频越高主频越高, CPU 的速度越快的速度越快一、时钟信号一、时钟信号 CPU通过总线完成与存储器、通过总线完成与存储器、I/O端口之间的操作，统称为总端口之间的操作，统称为总线操作。执行一个线操作。执行一个总线操作总线操作所需要的时间称为所需要的时间称为总线周期，总线周期，一个一个基本的总线周期通常包含基本的总线周期通常包含 4 个个T状态，状态， 按时间的先后顺序分别称为按时间的先后顺序分别称为T1、T2、T3、T4总线周期总线周期Tw指令周期：指令周期：执行一条指令所需要的时间，是取指令、执行指令、执行一条指令所需要的时间，是取指令、执行指令、取操作数、存放结果所需时间的总和，一般以总线周期为单位。取操作数、存放结果所需时间的总和，一般以总线周期为单位。故一个指令周期通常包含若干个总线周期故一个指令周期通常包含若