基于S3C2410系统硬件设计

1、2第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 S3C2410S3C2410简介简介 S3C2410 S3C2410是是SamsungSamsung公司公司推出的推出的16/3216/32位位RISCRISC处理器，主要处理器，主要面向手持设备以及高性价比、低功耗的应用。面向手持设备以及高性价比、低功耗的应用。 CPUCPU内核采用内核采用的是的是ARMARM公司设计的公司设计的16/3216/32位位ARM920T RISCARM920T RISC处理器处理器。 S3C2410AS3C2410A提供一组完整的系统外围设备：提供一组完整的系统外围设备：2 2

2、个个USBUSB主设备接口，主设备接口，1 1个个USBUSB从设备接口；从设备接口；4 4通道通道PWMPWM定时器和定时器和1 1通道内部定时器；通道内部定时器；看门狗定时器；看门狗定时器；117117位通用位通用I/OI/O口和口和2424通道外部中断源；通道外部中断源；电源控制模式包括：正常、慢速、空闲和掉电源控制模式包括：正常、慢速、空闲和掉电四种模式；电四种模式； 8 8通道通道1010位位ADCADC和触摸屏接口；和触摸屏接口；具有日历功能的具有日历功能的RTCRTC；使用使用PLLPLL的片上时钟发生器。的片上时钟发生器。 1.8V/2.0V1.8V/2.0V内核供电，内核供电

3、，3.33.3V V存储器供电，存储器供电，3.33.3V V外部外部I/OI/O供电；供电；具有具有1616KBKB的的ICacheICache和和1616KBKB的的DCacheDCache以及以及MMUMMU；外部存储器控制器；外部存储器控制器；LCDLCD控制器提供控制器提供1 1通道通道LCDLCD专用专用DMADMA；4 4通道通道DMADMA并有外部请求引脚；并有外部请求引脚；3 3通道通道UARTUART和和2 2通道通道SPISPI；1 1通道多主机通道多主机IICIIC总线和总线和1 1通道通道IISIIS总线控制器；总线控制器；SDSD主接口版本主接口版本1.01.0和和

4、MMCMMC卡协议卡协议2.112.11兼容版；兼容版；3第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 S3C2410A采用了采用了ARM920T内核内核，0.18um工艺的工艺的CMOS标准标准宏单元和存储器单元。它的低功耗、精简和出色的全静态设计特宏单元和存储器单元。它的低功耗、精简和出色的全静态设计特别适用于对成本和功耗敏感的应用。同样它还采用了一种叫做别适用于对成本和功耗敏感的应用。同样它还采用了一种叫做AMBA新型总线结构新型总线结构。 S3C2410A显著特性是显著特性是CPU核心。核心。 ARM920T实现了实现了MMU，AMBA BUS和和H

5、arvard高速缓冲高速缓冲体体系结构。这一结构具有独立的系结构。这一结构具有独立的16kB指令指令Cache和和16kB数据数据Cache，每个都是由每个都是由8字长的行字长的行(line)构成。构成。 通过提供一系列通过提供一系列完整的系统外围设备完整的系统外围设备，S3C2410A大大减少了大大减少了整个系统的成本，消除了为系统配置额外器件的需要。整个系统的成本，消除了为系统配置额外器件的需要。4第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计S3C2410S3C2410结构框图结构框图 5第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计

6、的系统硬件设计S3C2410A的的272 脚脚FBGA 封装封装6第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 存储器控制器存储器控制器 S3C2410A S3C2410A的存储器控制器提供访问外部存储器所需要的存储器控制器提供访问外部存储器所需要的存储器控制信号。存储器控制是通过相关的寄存器来实的存储器控制信号。存储器控制是通过相关的寄存器来实施的。寄存器分为施的。寄存器分为控制寄存器控制寄存器和和状态寄存器状态寄存器。可以给控制。可以给控制寄存器赋值以得到所需要的状态寄存器赋值以得到所需要的状态, ,而状态寄存器会根据情而状态寄存器会根据情况自行产生变化

7、。况自行产生变化。7第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 NAND Flash与与NOR Flash是有很大不同的。是有很大不同的。 NOR Flash带有带有SRAM接口接口，有足够的地址引脚来寻址，可以，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。很容易地存取其内部的每一个字节。 NAND Flash用用复杂的复杂的I/O口来串行地存取数据口来串行地存取数据，各个产品或，各个产品或厂商的方法各不相同。厂商的方法各不相同。8个引脚用来传送控制、地址和数据信息。个引脚用来传送控制、地址和数据信息。 所有所有Flash器件都受器件都受位

8、交换位交换现象现象的困扰，此问题更多见于的困扰，此问题更多见于NAND Flash。必须采用错误检测。必须采用错误检测/错误更正错误更正(EDC/ECC)算法确保算法确保可靠性。可靠性。8第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 SRAM，静态的随机存取存储器，加电情况下，静态的随机存取存储器，加电情况下，不需要刷新不需要刷新，数据不会丢失，而且，数据不会丢失，而且，一般不是行列地址复用的一般不是行列地址复用的。需要更大的硅。需要更大的硅片面积，成本较高。它的片面积，成本较高。它的存取时间比存取时间比DRAM要短得多要短得多，经常用于，经常用于Cache

9、。 SDRAM，同步的，同步的DRAM，即数据读写，即数据读写需要时钟来同步需要时钟来同步。因而。因而能够工作在较高的时钟频率下。数据从存储元能够工作在较高的时钟频率下。数据从存储元(memory cell) 被被流流水化地取出水化地取出，最后，最后突发式突发式(burst)输出输出到总线。到总线。 DRAM和和SDRAM由于实现工艺问题，容量较由于实现工艺问题，容量较SRAM大。但是大。但是读写速度不如读写速度不如SRAM。9第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计q 当前，当前，NOR flash存储器的价格比较昂贵，而存储器的价格比较昂贵，而SDR

10、AM和和NAND flash存储器的价格相对来说比较合适，这样就激发了存储器的价格相对来说比较合适，这样就激发了一些用户产生希望一些用户产生希望从从NAND flash启动和引导系统，而在启动和引导系统，而在SDRAM上执行主程序代码上执行主程序代码的想法。的想法。q S3C2410A恰好满足这一要求，它可以实现从恰好满足这一要求，它可以实现从NAND flash上上执行引导程序。执行引导程序。q S3C2410A具备一个具备一个内部内部SRAM缓冲器缓冲器-“Steppingstone”。q 当系统启动时，当系统启动时，NAND flash存储器的前面存储器的前面4KByte字节将被自字节将

11、被自动载入到动载入到Steppingstone中，然后系统自动执行这些载入的引中，然后系统自动执行这些载入的引导代码。导代码。10第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计S3C2410X具有具有三种启动方式三种启动方式，可通过，可通过OM 1:0管脚管脚(OM0为管脚为管脚U14, OM1为管脚为管脚U15)进行选择。进行选择。OM 1:0 = 00从从Nand Flash 启动；启动；OM 1:0 = 01从从16位位宽的宽的ROM启动；启动；OM 1:0 = 10从从32位位宽的宽的ROM启动；启动；OM 1:0 = 11TEST模式。模式。11第第

12、5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计Nand Flash 工作方式工作方式Steppingstone(4KB Buffer)特殊功能寄存器特殊功能寄存器Nand Flash控制器控制器Nand Flash存储器存储器用户程序操作用户程序操作CPU操作操作(boot代码代码)Nand Flash模式模式自动启动模式自动启动模式12第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 时钟和电源管理时钟和电源管理 时钟和电源管理模块包括三部分：时钟和电源管理模块包括三部分：时钟控制：时钟控制：CPUCPU所需的所需的FCLKFCL

13、K时钟信号、时钟信号、AHBAHB总线外围设备所需总线外围设备所需的的HCLKHCLK时钟信号，以及时钟信号，以及APBAPB总线外围设备所需的总线外围设备所需的PCLKPCLK时钟信号时钟信号 。USBUSB控制控制电源控制电源控制正常模式正常模式慢速模式慢速模式空闲模式空闲模式掉电模式掉电模式13第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 S3C2410A的的I/O口口 S3C2410A S3C2410A共有共有117117个多功能复用输入输出口（个多功能复用输入输出口（I/OI/O口），分为口），分为8 8组组PORT APORT APORT HPO

14、RT H。PORT APORT A除了作为功能口外，它只作为输出口使用；其除了作为功能口外，它只作为输出口使用；其余的余的PORT BPORT BPORT HPORT H都可以作为输入输出口使用。都可以作为输入输出口使用。8 8组组I/OI/O口按照其位数口按照其位数的不同，可分为：的不同，可分为：1 1个个2323位的输出口（位的输出口（PORT APORT A）2 2个个1111位的位的I/OI/O口（口（PORT B PORT B 和和PORT HPORT H）4 4个个1616位的位的I/OI/O口（口（PORT CPORT C、PORT DPORT D、PORT EPORT E、PO

15、RT GPORT G）1 1个个8 8位的位的I/OI/O口（口（PORT FPORT F） 与配置与配置I/OI/O口相关的寄存器包括：口相关的寄存器包括：端口控制寄存器（端口控制寄存器（GPACONGPHCONGPACONGPHCON）端口数据寄存器（端口数据寄存器（GPADATGPHDATGPADATGPHDAT）端口上拉寄存器（端口上拉寄存器（GPBUPGPHUPGPBUPGPHUP）杂项控制寄存器杂项控制寄存器外部中断控制寄存器（外部中断控制寄存器（EXTINTNEXTINTN） 14第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 ARM的中断原理的

16、中断原理ARMARM系统包括两类中断：一是系统包括两类中断：一是IRQIRQ中断中断，一是，一是FIQFIQ中断中断。 处理中断的步骤如下：处理中断的步骤如下：(1)(1)保存现场。保存当前的保存现场。保存当前的PCPC值到值到R14R14，保存当前的程序运行状态到保存当前的程序运行状态到SPSRSPSR。(2)(2)模式切换。根据发生的中断类型，进入模式切换。根据发生的中断类型，进入IRQIRQ模式或模式或FIQFIQ模式。模式。(3)(3)获取中断源。以异常向量表保存在低地址处为例，若是获取中断源。以异常向量表保存在低地址处为例，若是IRQIRQ中断，则中断，则PCPC指针跳到指针跳到0

17、0 x18x18处；若是处；若是FIQFIQ中断，则跳到中断，则跳到0 0 x1Cx1C处。处。IRQIRQ或或FIQFIQ的异常向量的异常向量地址处一般保存的是中断服务子程序的地址，所以接下来地址处一般保存的是中断服务子程序的地址，所以接下来PCPC指针跳入中指针跳入中断服务子程序处理中断。断服务子程序处理中断。(4)(4)中断处理。为各种中断定义不同的优先级别，并为每一个中断设置中断处理。为各种中断定义不同的优先级别，并为每一个中断设置一个中断标志位。当发生中断时，通过判断中断优先级以及访问中断标一个中断标志位。当发生中断时，通过判断中断优先级以及访问中断标志位的状态来识别到底哪一个中断发

18、生了。进而调用相应的函数进行中志位的状态来识别到底哪一个中断发生了。进而调用相应的函数进行中断处理。断处理。(5)(5)中断返回，恢复现场。当完成中断服务子程序后，将中断返回，恢复现场。当完成中断服务子程序后，将SPSRSPSR中保存的中保存的程序运行状态恢复到程序运行状态恢复到CPSRCPSR中，中，R14R14中保存的被中断程序的地址恢复到中保存的被中断程序的地址恢复到PCPC中中，进而继续执行被中断的程序。，进而继续执行被中断的程序。 15第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计中断控制器使用的寄存器中断控制器使用的寄存器16第第5 5章章 基于基

19、于S3C2410S3C2410的系统硬件设计的系统硬件设计17第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 DMA工作原理工作原理所谓所谓DMADMA方式，即直接存储器存取（方式，即直接存储器存取（Direct Memory AcessDirect Memory Acess），），是指存储是指存储器与外设在器与外设在DMADMA控制器的控制下，直接传送数据而不通过控制器的控制下，直接传送数据而不通过CPUCPU，传输速率主传输速率主要取决于存储器存取速度。要取决于存储器存取速度。采用采用DMADMA方式进行数据传输的具体过程如下：方式进行数据传输的具体过程如

20、下：（1 1）外设向）外设向DMADMA控制器发出控制器发出DMADMA请求；请求；（2 2）DMADMA控制器向控制器向CPUCPU发出总线请求信号；发出总线请求信号；（3 3）CPUCPU执行完现行的总线周期后，向执行完现行的总线周期后，向DMADMA控制器发出响应请求的回答信控制器发出响应请求的回答信号；号；（4 4）CPUCPU将控制总线、地址总线及数据总线让出，由将控制总线、地址总线及数据总线让出，由DMADMA控制器进行控制控制器进行控制；（5 5）DMADMA控制器向外部设备发出控制器向外部设备发出DMADMA请求回答信号；请求回答信号；（6 6）进行）进行DMADMA传送；传送

21、；（7 7）数据传送完毕，）数据传送完毕，DMADMA控制器通过中断请求线发出中断信号。控制器通过中断请求线发出中断信号。CPUCPU在接在接收到中断信号后，转入中断处理程序进行后续处理。收到中断信号后，转入中断处理程序进行后续处理。（8 8）中断处理结束后，）中断处理结束后，CPUCPU返回到被中断的程序继续执行。返回到被中断的程序继续执行。CPUCPU重新获得重新获得总线控制权。总线控制权。 18第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 UART工作原理工作原理 UART（Universal Asynchronous Receiver and Tra

22、nsmitter，通用异步收发器）是广泛使用的串行数据传输方式。通用异步收发器）是广泛使用的串行数据传输方式。 RS232C是通用的串行数据传输接口是通用的串行数据传输接口 标准，其标准，其DB9引脚定义如下：引脚定义如下： 19第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计RS-232C接口的基本连接方式接口的基本连接方式简单连接简单连接 完全连接完全连接 20第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 UART UART的主要功能是将数据以字符为单位，按照先低位后高位的顺的主要功能是将数据以字符为单位，按照先低位后高位

23、的顺序进行逐位传输。根据发送方和接收方是否使用同一个时钟，通讯方序进行逐位传输。根据发送方和接收方是否使用同一个时钟，通讯方式分成同步和异步两种。式分成同步和异步两种。 UART UART主要由数据线接口、控制逻辑、配置寄存器、波特率发生器、主要由数据线接口、控制逻辑、配置寄存器、波特率发生器、发送部分和接收部分组成。发送部分和接收部分组成。UARTUART以字符为单位进行数据传输，每个字以字符为单位进行数据传输，每个字符的传输格式如下：符的传输格式如下： 21第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 S3C2410A S3C2410A的的UARTUAR

24、T提供提供3 3个独立的异步个独立的异步串行串行I/OI/O口（口（SIOSIO），），它们都可以运行于中它们都可以运行于中断模式或断模式或DMADMA模式。模式。 S3C2410A S3C2410A的每个的每个UARTUART由波特率发生器、由波特率发生器、发送器、接收器以及发送器、接收器以及控制单元组成。控制单元组成。 22第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计 A/D接口工作原理接口工作原理 A/D转换器是模拟信号和转换器是模拟信号和CPU之间联系的接口，它将连续变化的模拟之间联系的接口，它将连续变化的模拟信号转换为数字信号，以供计算机和数字系统

25、进行分析、处理、存储、控信号转换为数字信号，以供计算机和数字系统进行分析、处理、存储、控制和显示。制和显示。 双积分型的双积分型的A/D转换器转换器逐次逼近型的逐次逼近型的A/D转换器转换器 按照转换速度、精度、功能以及接口等因素，常用的按照转换速度、精度、功能以及接口等因素，常用的A/D转换器有转换器有以下两种：以下两种： S3C2410A的的A/D转换器包含一个转换器包含一个8通道的模拟输入转换器，可以通道的模拟输入转换器，可以将模拟输入信号转换成将模拟输入信号转换成10位位数字编码。在数字编码。在AD转换时钟为转换时钟为2.5MHz时，时，其最大转换率为其最大转换率为500KSPS，输入

26、电压范围是输入电压范围是03.3V。 23第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计键盘和键盘和LED的接口原理的接口原理 HA7279A是一片具有串行接口并可同时驱动是一片具有串行接口并可同时驱动8位共阴式数码管或位共阴式数码管或64只独立只独立LED的智能显示驱动芯片。该芯片同时可连接多达的智能显示驱动芯片。该芯片同时可连接多达64键的键键的键盘矩阵，一片即可完成盘矩阵，一片即可完成LED显示及键盘接口的全部功能。显示及键盘接口的全部功能。 HA7279AHA7279A一共有一共有2828个引脚：个引脚：RESETRESET：复位端。通常，该端接复位端

27、。通常，该端接5 5V V电源；电源；DIG0DIG0DIG7DIG7：个个LEDLED管的位驱动输出端；管的位驱动输出端；SASASGSG：LEDLED数码管的段段的输出端；数码管的段段的输出端；DPDP：小数点的驱动输出端；小数点的驱动输出端；RCRC：外接振荡元件连接端外接振荡元件连接端。HD7279AHD7279A与微处理器仅需条接口线与微处理器仅需条接口线: :CSCS：片选信号（低电平有效）；片选信号（低电平有效）；DATADATA：串行数据端。串行数据端。CLKCLK：数据串行传送的同步时钟输入端，时钟数据串行传送的同步时钟输入端，时钟的上升沿表示数据有效。的上升沿表示数据有效。

28、KEY:KEY:按键信号输出端。该端在无键按下时为按键信号输出端。该端在无键按下时为高电平；而在有键按下时变为低电平，并一直高电平；而在有键按下时变为低电平，并一直保持到按键释放为止。保持到按键释放为止。 24第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计25第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计LCD显示原理显示原理 所谓所谓LCD，是是Liquid Crystal Display的缩写，即液晶显示器。的缩写，即液晶显示器。LCD液晶显示器主要有两类：液晶显示器主要有两类：STN（Super Twisted Nema

29、tic,超扭曲超扭曲向列型）和向列型）和TFT（Thin Film Transistor，薄膜晶体管型）。对于薄膜晶体管型）。对于S3C2410A的的LCD控制器，同时支持控制器，同时支持STN和和TFT显示器。显示器。 STN与与TFT的主要区别在于：的主要区别在于：从工作原理上看，从工作原理上看，STN主要是增大液晶分子的扭曲角，而主要是增大液晶分子的扭曲角，而TFT为每个像为每个像素点设置一个开关电路，做到完全单独的控制每个像素点；素点设置一个开关电路，做到完全单独的控制每个像素点；从品质上看，从品质上看，STN的亮度较暗，画面的质量较差，颜色不够丰富，播放的亮度较暗，画面的质量较差，颜

30、色不够丰富，播放动画时有拖尾现象动画时有拖尾现象,耗电量小，价格便宜；而耗电量小，价格便宜；而TFT亮度高，画面质量高，亮度高，画面质量高，颜色丰富，播放动画时清晰，耗电量大，价格高。颜色丰富，播放动画时清晰，耗电量大，价格高。 常用的常用的LCD显示模块有两种：一是带有驱动电路的显示模块有两种：一是带有驱动电路的LCD显示模块，一显示模块，一是不带驱动电路的是不带驱动电路的LCD显示屏。大部分显示屏。大部分ARM处理器中都集成了处理器中都集成了LCD控制控制器，所以对于采用器，所以对于采用ARM处理器的系统，一般使用处理器的系统，一般使用不带驱动电路的不带驱动电路的LCD显显示屏示屏。 26第第5 5章章 基于基于S3C2410S3C2410的系统硬件设计的系统硬件设计S3C2410A的触摸屏接口的触摸屏接口 S3C2410A支持触摸屏接口，它由一个触摸屏面板、四个外部晶体支持触摸屏接口，它由一个触摸屏面板、四个外部晶体管、一个外部电压源、信号管、一个外部电压源、信号AIN7和信号和信号AIN5组成。组成。27第第5 5章章 基于基于