第章微处理器及其结构ppt课件

1、2.1 2.1 微处置器概述微处置器概述2.2 8086/8088 2.2 8086/8088 微处置器微处置器2.3 802862.3 80286Pentium 4 Pentium 4 微处置器微处置器2.4 80 x862.4 80 x86PentiumPentium系列微处置器的程序设计模型系列微处置器的程序设计模型2.5 2.5 实方式下的存储器寻址实方式下的存储器寻址2.6 2.6 维护方式下的存储器寻址维护方式下的存储器寻址硬件设计硬件设计: 掌握集成电路芯片掌握集成电路芯片8086/8088、8284、828274LS373、828674LS245的根本任务原理；设计的根本任务原

2、理；设计实现实现8086最小最小/最大两种任务方式下中心控制单元。最大两种任务方式下中心控制单元。时序：掌握片级总线和系统总线的任务时序。时序：掌握片级总线和系统总线的任务时序。软件编程软件编程: 掌握实方式和维护方式下的寻址方法。掌握实方式和维护方式下的寻址方法。扩展：运用扩展：运用PROTEL软件绘制软件绘制8086最小最小/最大两种任务方最大两种任务方式下中心控制单元设计的原理图。式下中心控制单元设计的原理图。第2章 微处置器及其构造 微处置器的主要性能目的 微处置器的任务方式1.1.字长：一次处置二进制位数，通常为通用存放器宽度。字长：一次处置二进制位数，通常为通用存放器宽度。 2.2

3、.主频：处置器时钟频率，如主频：处置器时钟频率，如4GHz4GHz等。等。3.3.外频：通常指处置器外部总线频率，如外频：通常指处置器外部总线频率，如100MHz100MHz等。等。4.4.任务电压：通常有任务电压：通常有5V5V，3.5V, 2.7V, 1.2V3.5V, 2.7V, 1.2V等等5.5.制造工艺：最小线距，通常以制造工艺：最小线距，通常以umum或或nmnm表示。表示。6.6.地址线宽度：指处置器外部地址线引脚条数，如地址线宽度：指处置器外部地址线引脚条数，如2020，3232和和3636条等、条等、7.7.数据线宽度：指处置器外部数据线条数，如数据线宽度：指处置器外部数据

4、线条数，如1616，3232和和6464条等。条等。8.8.内置协处置器：指处置器内部能否集成了数学协处置器内置协处置器：指处置器内部能否集成了数学协处置器, ,如如8038780387。9.9.超标量构造：能否具有两个及以上指令流水线。超标量构造：能否具有两个及以上指令流水线。10.Cache10.Cache：能否集成了高速缓冲存储器。：能否集成了高速缓冲存储器。11.11.多媒体扩展技术：能否具有多媒体扩展技术多媒体扩展技术：能否具有多媒体扩展技术, ,如如MMX/SSE/SSE2MMX/SSE/SSE2等。等。12.12.能否具有超线程技术等。能否具有超线程技术等。2.1.1微处置器的主

5、要性能目的 终了 实地址方式实地址方式 维护地址方式维护地址方式 虚拟虚拟8086方式方式 系统管理方式系统管理方式 任务方式间的相互转换任务方式间的相互转换 8086/8088微处置器采用的寻址方式。 系统启动后，任何处置器Intel)自动进入实地址方式。 实地址方式的主要特点：1.寻址方式、存储器管理、中断处置与8086一样.2.操作数默许长度为16位。3.不用虚拟地址，最大地址范围仍限于1MB，只采用分段方式，每段最大64KB。4.存储器中保管两个固定的区域，一个是初始化程序区FFFFFH-FFFF0H，另一个为中断向量表003FFH-00000H。5.一切程序在最高级0级上执行。 所谓

6、维护是指在执行多义务操作时，对不同义务运用的虚拟存储器空间进展完全的隔离，维护每个义务顺利执行。 维护方式具有如下特点：1.存储器采用虚拟地址空间、线性地址空间和物理地址空间三种方式来描画。2.强大的寻址空间。在维护方式下，80386可以寻址的空间大至64TB246虚拟地址。3.运用4级维护功能，可实现程序与程序、用户与用户、用户与操作系统之间的隔离和维护，为多义务操作系统提供优化支持。 4.在维护方式下，32位处置器既可以进展16位操作，又可进展32位操作。 所谓虚拟8086方式是指一个多义务的环境，即模拟多个8086的任务方式。 虚拟8086方式的主要特点如下：1.可执行原来采用8086书

7、写的运用程序 。2.段存放器的用法与实地址方式一样。3.可以运用分页方式，将1MB分为256个页面，每页4KB。4.在虚拟8086方式中，运用程序在最低特权级3级上运转，因此80386指令系统中的特权指令不能运用。 SMM功能主要包括电源管理以及为操作系统和正在运转的程序提供平安性。 SMM最显著的运用就是电源管理。 用于笔记本电脑的处置器从80386DL开场就支持SMM，目的是降低系统功耗。 用于台式机支持SMM的处置器有Pentium、Pentium II、Pentium III以及Pentium 4等。 2.1.2 微处置器的任务方式 2.1 微处置器概述 终了 8086是Intel 7

8、8 年推出的16位微处置器79年推出8088 4万多个晶体管(8088为2.9万个晶体管) 时钟频率4.77MHZ 数据线16位8088的外部数据线8位 地址线20位 40脚DIP封装 推出8088的主要目的是为了与当时已有的一套Intel外部设备接口芯片直接兼容运用。2.2.1 8086/8088 2.2.1 8086/8088 内部构造内部构造2.2.2 8086/8088 2.2.2 8086/8088 的任务方式与引脚信号的任务方式与引脚信号2.2.3 2.2.3 时钟发生器时钟发生器8284A8284A 2.2.4 2.2.4 总线分别与缓冲总线分别与缓冲2.2.5 8086 2.2

9、.5 8086 最小任务方式下控制中心单元的组成最小任务方式下控制中心单元的组成2.2.6 8288 2.2.6 8288 总线控制器总线控制器2.2.7 8086 2.2.7 8086 最大任务方式下控制中心单元的组成最大任务方式下控制中心单元的组成2.2.8 8086/8088 2.2.8 8086/8088 的总线操作及时序的总线操作及时序1 1、8086/80888086/8088由哪几部分组成？由哪几部分组成？2 2、BIUBIU和和EIUEIU的主要功能是什么？的主要功能是什么？3 3、8086/80888086/8088能否采用采用了指令流水技术？能否采用采用了指令流水技术？ 4

10、 4、BIUBIU总线接口单元由哪几部分组成？总线接口单元由哪几部分组成？5 5、为什么要设置段地址存放器？、为什么要设置段地址存放器？6 6、段地址存放器用来存放什么？、段地址存放器用来存放什么？7 7、指令指针存放器、指令指针存放器 IPIP中存放什么？中存放什么？8 8、地址加法器实现什么功能？、地址加法器实现什么功能？9 9、为什么设置指令队列？、为什么设置指令队列？1010、EUEU执行单元由哪几部分组成？执行单元由哪几部分组成？按功能可分为两部分：按功能可分为两部分：总线接口单元总线接口单元 BIU (Bus Interface Unit) BIU (Bus Interface U

11、nit)执行单元执行单元 EU (Execution Unit) EU (Execution Unit)。BIU BIU 担任完成微处置器内部与外部担任完成微处置器内部与外部( (存储器和存储器和I IO O端口端口) )的信息传送，即担任取指令和存取数据。的信息传送，即担任取指令和存取数据。EU EU 担任执行指令。担任执行指令。 BIU BIU 取指令和取指令和 EU EU 执行指令可以并行操作执行指令可以并行操作, ,采用了指采用了指令流水技术令流水技术. .BIU 取指令1 取指令2 取指令3 取指令4取数据 取指令5EU 等待等待执行1执行2执行3执行4 4个16位的段地址存放器：

12、CS：代码段存放器 DS：数据段存放器 SS：堆栈段存放器 ES：扩展段存放器 16位的指令指针存放器 IP 20位的地址加法器 6/4个字节的指令队列段存放器是为了经过段存放器是为了经过“段加偏移的寻址机制实现对段加偏移的寻址机制实现对2020位实践位实践地址地址( (物理地址物理地址) )的寻址的寻址 。4 4个个1616位段存放器，用来存放位段存放器，用来存放1616位的段地址。位的段地址。 CS CS：用来存放程序当前运用的代码段的段地址。：用来存放程序当前运用的代码段的段地址。 SS SS：用来存放程序当前所运用的堆栈段的段地址。：用来存放程序当前所运用的堆栈段的段地址。 DS DS

13、：用来存放程序当前运用的数据段的段地址。：用来存放程序当前运用的数据段的段地址。 ES ES：用来存放程序当前运用的扩展段的段地址：用来存放程序当前运用的扩展段的段地址 。关于关于“段加偏移的寻址机制将在本章的后续部分详细讨论。段加偏移的寻址机制将在本章的后续部分详细讨论。 指令指针存放器指令指针存放器 IPIP中存放着下一条待执行指令的偏移中存放着下一条待执行指令的偏移地址。地址。 地址加法器未来自于段存放器的地址加法器未来自于段存放器的1616位段地址左移位段地址左移4 4位后位后与来自于与来自于IPIP存放器或存放器或EUEU提供的提供的1616位偏移地址相加，构成一位偏移地址相加，构成

14、一个个2020位的实践地址。位的实践地址。 用于存放预取的指令,减少等待时间,防止取指令和取操作数发生冲突,从而提高运转效率。 8086的指令队列长度为6个字节，当队列空闲两个字节时，BIU自动从存储器取出指令字节，存入指令队列中；而8088的指令队列为4个字节长，当队列空闲一个字节时，BIU就自动取指令字节，并存到指令队列中去。算术逻辑单元算术逻辑单元ALUALU数据暂存存放器数据暂存存放器通用存放器组通用存放器组标志存放器标志存放器EUEU控制电路控制电路 关于通用存放器组和标志存放器的内容将在本章后关于通用存放器组和标志存放器的内容将在本章后续部分详细讨论。续部分详细讨论。2.2.1 8

15、086/8088内部构造 终了1.8086/80881.8086/8088有哪两种任务方式？有哪两种任务方式？2.2.如何设置如何设置8086/80888086/8088的两种任务方式？的两种任务方式？3.3.最大方式与最小方式有什么主要区别？最大方式与最小方式有什么主要区别？4.8086/80884.8086/8088采用什么封装，有多少个引脚信号？采用什么封装，有多少个引脚信号？5.8086/80885.8086/8088有哪些根本引脚信号有哪些根本引脚信号? ?6.8086/80886.8086/8088在最小方式下有哪些公用引脚信号在最小方式下有哪些公用引脚信号? ? 7.8086/8

16、0887.8086/8088在最大方式下有哪些公用引脚信号在最大方式下有哪些公用引脚信号? ? 最小方式单处置器系统方式：系统中只需最小方式单处置器系统方式：系统中只需8086/80888086/8088一个微处置器，系统中的一切总线控制信号都直接由一个微处置器，系统中的一切总线控制信号都直接由8086/80888086/8088产生。产生。最大方式多处置器系统方式：系统中含有两个或两个最大方式多处置器系统方式：系统中含有两个或两个以上微处置器，其中一个是以上微处置器，其中一个是8086/80888086/8088为主处置器，其它都为主处置器，其它都是协处置器，总线控制信号由芯片是协处置器，总

17、线控制信号由芯片82888288产生。产生。 在在8086/80888086/8088系统中与其配合的协处置器有数值运算系统中与其配合的协处置器有数值运算协处置器协处置器80878087和输入输出协处置器和输入输出协处置器80898089。 8028680286及以后的处置器均采用最大方式。及以后的处置器均采用最大方式。当当MNMNMX#MX#接电源电压时，系统就任务于最小方式。接电源电压时，系统就任务于最小方式。当当MNMNMX#MX#线接地，那么系统就任务于最大方式。线接地，那么系统就任务于最大方式。 最大方式系统与最小方式系统的主要区别是外加有8288总线控制器，经过它对CPU发出的控制

18、信号进展变换和组合，以得到对存储器和IO端口的读写信号和对锁存器8282及对总线收发器8286的控制信号，使总线控制功能更加完善。 采用双列直插式封装DIP，共有40个引脚信号。 普通每一个双列直插集成芯片的一侧都有一个半圆缺口或圆点凹槽标志，假设正视集成芯片的型号此时标志应该在芯片的左侧那么标志下方的引脚为第一引脚，依次逆时针计数，上述芯片引脚识别法国内外管脚均一样。 8086/8088采用引线分时复用技术，一条引线不同时间代表不同信号，处理引线不够问题。AD15AD15AD0AD0I/O,I/O,三态：地址三态：地址/ /数据复用。数据复用。A19/S6A19/S6A16/S3A16/S3

19、O,O,三态：地址三态：地址/ /形状形状复用。复用。BHE#/S7BHE#/S7O,O,三态三态: :高字节允许高字节允许/ /形状复形状复用。用。NMINMIInIn：非屏蔽中断恳求输入，上升沿：非屏蔽中断恳求输入，上升沿触发。触发。INTR (In) INTR (In) ：可屏蔽中断恳求输入，高电：可屏蔽中断恳求输入，高电平有效。平有效。RD# (O,RD# (O,三态三态) ) ：读选通讯号，低电平有效。：读选通讯号，低电平有效。CLK (In) : CLK (In) : 时钟信号，处置器根本定时时钟信号，处置器根本定时脉冲。脉冲。RESET(In) :RESET(In) :复位信号，

20、高电平有效。复位信号，高电平有效。READY (In)READY (In)：预备好信号，高电平有效。：预备好信号，高电平有效。处置器与存储器及处置器与存储器及I/OI/O接口速度同步的控制接口速度同步的控制信号。信号。TEST# (In): TEST# (In): 测试信号，低电平有效。测试信号，低电平有效。处置器执行处置器执行WAITWAIT指令的控制信号指令的控制信号( (有效时退有效时退出等待形状出等待形状) )。MN/MX# (In):MN/MX# (In):最大最大/ /最小任务方式选择信最小任务方式选择信号。硬件设计者用来决议号。硬件设计者用来决议80868086任务方式，任务方式

21、，MN/MX#=1 MN/MX#=1 ，80868086为最小方式，为最小方式， MN/MX#= MN/MX#= 0 ,80860 ,8086为最大方式。为最大方式。Vcc (In): Vcc (In): 处置器的电源引脚，接处置器的电源引脚，接 +5V+5V电源。电源。GND :GND :处置器的地线引脚，接系统地线。处置器的地线引脚，接系统地线。 在在80888088中，只需中，只需AD7AD7AD0 8AD0 8条地址条地址/ /数据线，数据线，A15A15A8A8只用来输出地址。只用来输出地址。分时复用的地址分时复用的地址/ /数据引脚。数据引脚。传送地址时：单向、三态、输出。传送地址

22、时：单向、三态、输出。传送数据时：双向、三态、输入传送数据时：双向、三态、输入/ /输出。输出。正是利用分时复用的方法才干使正是利用分时复用的方法才干使8086808680888088用用4040条引脚条引脚实现实现2020位地址、位地址、1616位数据及众多的控制信号和形状信号的位数据及众多的控制信号和形状信号的传输。传输。在在80888088中，只需中，只需AD7AD7AD0 8AD0 8条地址条地址/ /数据线，数据线，A15A15A8A8只只用来输出地址。用来输出地址。分时复用的地址分时复用的地址/ /形状引脚。形状引脚。S6S6一直为低一直为低S5S5与标志存放器中的中断允许标志与标

23、志存放器中的中断允许标志IFIF一致。一致。S4S3S4S3表示运用的段存放器表示运用的段存放器MNMNMX#MX#RD#RD#NMI NMI INTRINTRRESET RESET READY READY TEST#TEST#BHE#BHE#S7S7输入。输入。 当当MNMNMX#=1MX#=1时：任务于最小方式，在此操作方式下，全时：任务于最小方式，在此操作方式下，全部控制信号由部控制信号由CPUCPU本身提供。本身提供。当当MNMNMX#=0MX#=0时：时：8086808680888088任务于最大方式。这时，系任务于最大方式。这时，系统的控制信号由总线控制器统的控制信号由总线控制器8

24、2888288提供，而不是由提供，而不是由8086808680888088直接提供。直接提供。三态、输出。三态、输出。当当RD#RD#0 0时，表示时，表示CPUCPU将要执行一个对存储器或将要执行一个对存储器或I/OI/O端口端口的读操作。的读操作。输入，上升沿触发。输入，上升沿触发。此恳求不受此恳求不受IFIF形状的影响，也不能用软件屏蔽，只需此形状的影响，也不能用软件屏蔽，只需此信号一出现，就在现行指令终了后引起中断。信号一出现，就在现行指令终了后引起中断。输入，高电平有效。输入，高电平有效。复位脉冲宽度不得小于复位脉冲宽度不得小于4 4个时钟周期。个时钟周期。接通电源时的复位高电平不小

25、于接通电源时的复位高电平不小于50s50s。复位后，复位后，CPUCPU的内部存放器形状如表所示。的内部存放器形状如表所示。输入。输入。当当READYREADY1 1时，表示所寻址的内存或时，表示所寻址的内存或I/OI/O设备已预备就绪。设备已预备就绪。输入。输入。当当CPUCPU执行执行WAITWAIT指令时，进入空转的等待形状，并且每隔指令时，进入空转的等待形状，并且每隔5 5个时钟周期对该线的输入进展一次测试；个时钟周期对该线的输入进展一次测试；假设假设TEST#TEST#0 0，终了等待形状，终了等待形状，CPUCPU继续执行下面的指令。继续执行下面的指令。三态、输出。三态、输出。仅仅

26、80868086中有中有BHE#BHE#信号。信号。形状信号形状信号S7S7还没有定义。还没有定义。VccVcc接入的电压为接入的电压为+5V+5V10%10%。两条两条GNDGND均应接地。均应接地。CLK CLK 输入，与时钟发生器输入，与时钟发生器8284A8284A的时钟输出端的时钟输出端CLKCLK相连。相连。INTA# (O) :INTA# (O) :最小方式下的中断呼应信号。最小方式下的中断呼应信号。ALE (O) :ALE (O) :地址锁存允许信号。地址锁存允许信号。DEN# (O,DEN# (O,三态三态) ) ：数据总线缓冲器允许信号。：数据总线缓冲器允许信号。DT/R#

27、 (O,DT/R# (O,三态三态) ) ：数据总线缓冲器方向控制信号。：数据总线缓冲器方向控制信号。M/IO# (O,M/IO# (O,三态三态) ) ：存储器或：存储器或I/OI/O接口选择信号。接口选择信号。WR# (O,WR# (O,三态三态) ) ：写命令信号。：写命令信号。HOLD (In) :HOLD (In) :总线恳求信号。总线恳求信号。HLDA (O) :HLDA (O) :总线恳求呼应信号。总线恳求呼应信号。QS1QS1、QS0 (O) :QS0 (O) :指令队列形状信号。阐明指令队列形状信号。阐明80868086当前指令当前指令队列的形状。队列的形状。 S2#S2#、

28、S1#S1#、S0# (O,S0# (O,三态三态) :) :最大方式总线周期形状信号。最大方式总线周期形状信号。总线控制器总线控制器82888288的输入信号，的输入信号，82888288输出各种控制信号。输出各种控制信号。 LOCK (O,LOCK (O,三态三态) :) :总线封锁信号。有效时不允许其他主总线封锁信号。有效时不允许其他主控部件占用总线。控部件占用总线。 、 (I/O) :(I/O) :最大方式总线恳求最大方式总线恳求/ /总线总线呼应信号，作为输入时是总线恳求呼应信号，作为输入时是总线恳求RQRQ信号，作为输出时是信号，作为输出时是总线呼应总线呼应GTGT信号。信号。0/

29、 GTRQ1/GTRQ2.2.2 8086/8088的任务方式与引脚信号 终了 8284A 8284A是是8086/80888086/8088微处置器的一个辅助器微处置器的一个辅助器件，用于为微处置器提件，用于为微处置器提供所需求的时钟信号供所需求的时钟信号CLKCLK，并为预备好信号并为预备好信号READYREADY和和复位信号复位信号RESETRESET进展同步。进展同步。OSCOSC：晶振输出端。提供频率为：晶振输出端。提供频率为14.31818MHz14.31818MHz的时钟信号。的时钟信号。CLKCLK：系统时钟信号输出端。提供提供频率为：系统时钟信号输出端。提供提供频率为4.77

30、MHz4.77MHz的系统的系统时钟信号时钟信号CLKCLK。PCLKPCLK：外设时钟信号输出端。输出频率为：外设时钟信号输出端。输出频率为2.385MHz2.385MHz的外设时的外设时钟信号钟信号PCLKPCLK。RES#RES#：复位输入端。：复位输入端。RESETRESET：复位信号输出端。此引脚与：复位信号输出端。此引脚与8086/80888086/8088的的RESETRESET输入引输入引脚相连。脚相连。READY:READY:预备好信号输出端。此引脚与预备好信号输出端。此引脚与8086/80888086/8088的的READYREADY输入输入引脚相连。引脚相连。RDY1RD

31、Y1和和RDY2RDY2：预备好信号输入端。当其为高电平常表示外设：预备好信号输入端。当其为高电平常表示外设数据预备好。数据预备好。AEN1#AEN1#、AEN2#AEN2#：对应：对应RDY1RDY1、RDY2RDY2的允许控制信号输入端，只的允许控制信号输入端，只需其为低电平常相应的需其为低电平常相应的RDYRDY信号才干进入信号才干进入8284A8284A。VccVcc：电源输入端。为：电源输入端。为8284A8284A提供提供+5V+5V电源输入。电源输入。 GNDGND：接端地。：接端地。2.2.3 时钟发生器8284A 2.2.3 时钟发生器8284A 2.2.3 时钟发生器828

32、4A终了利用地址锁存器和数据缓冲器实现实现总线分别并提高总线的负载才干。 系统需求独立的地址总线，并在整个总线周期维持地址有效。需外加地址锁存器来存储地址。利用锁存器实现总线分别。 当数据线负载大于CPU数据线扇出才干时，需求在CPU数据线上衔接总线缓冲器。运用总线缓冲器加强总线的负载才干。按照总线在微机构造中所处的位置按照总线在微机构造中所处的位置, ,可分为：可分为： 片内总线：片内总线：CPUCPU芯片内部各功能单元电路之间传送芯片内部各功能单元电路之间传送信息用的总线。信息用的总线。芯片总线片级总线：同一块电路板上芯片总线片级总线：同一块电路板上CPUCPU芯片芯片与外围芯片之间的互连

33、。与外围芯片之间的互连。系统总线板级总线：微机特有的一种总线。系统总线板级总线：微机特有的一种总线。微机系统多数采用模块构造，一个模块就是一个微机系统多数采用模块构造，一个模块就是一个电路板，各电路板的插座之间就是采用系统总线电路板，各电路板的插座之间就是采用系统总线衔接的。系统总线一定是规范化的，可通用的，衔接的。系统总线一定是规范化的，可通用的，必需服从某一总线规范。必需服从某一总线规范。 外部总线外总线：用于微机系统之间的通讯外部总线外总线：用于微机系统之间的通讯网络或用于微机系统与电子仪器和其它设备的衔网络或用于微机系统与电子仪器和其它设备的衔接。外部总线不是微机所特有的，而是借用了电

34、接。外部总线不是微机所特有的，而是借用了电子工业的总线规范，如串行总线子工业的总线规范，如串行总线EIA-RS232EIA-RS232等。等。 2.2.4 总线分别与缓冲 终了公用公用 8 8 位锁存器芯片位锁存器芯片: : Intel 8282 Intel 8282 输入输入/ /输出同相型输出同相型 Intel 8283 Intel 8283 输入输入/ /输出反相型输出反相型通用通用 8 8 位锁存器芯片位锁存器芯片: : 74LS373 74LS373、74LS37774LS3772.2.4 总线分别与缓冲DO0DO1DO2DO3DO4DO5DO6DO7STBVCC8282123456

35、7891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0将将80868086的的2020位地址和位地址和BHE#BHE#信号分为信号分为3 3组，和组，和3 3片片82828282的的DI7DI7DI0DI0衔接，衔接，CPUCPU的地址锁存使能的地址锁存使能ALEALE与与82828282的的STBSTB端相端相连。在连。在ALEALE的下降沿时，对地址信号进展锁存。的下降沿时，对地址信号进展锁存。可以采用可以采用7437374373替代替代82828282。OE#OE#直接接地：输出允许信号不断有效无高阻态，在直接接地：输出允许信号不断有

36、效无高阻态，在不带不带DMADMA的单处置器系统中可以这样处置。的单处置器系统中可以这样处置。地址地址A A与数据与数据D D的复用信号作为锁存器的输入，的复用信号作为锁存器的输入，ALEALE控制信控制信号仅在新地址输出期间有效，使新地址输入锁存器，从而号仅在新地址输出期间有效，使新地址输入锁存器，从而从复用总线上分别出地址信号，使地址信号延伸到整个总从复用总线上分别出地址信号，使地址信号延伸到整个总线周期。线周期。公用公用 8 8 位缓冲器芯片位缓冲器芯片: : Intel 8286 Intel 8286 输入输入/ /输出同相型输出同相型 Intel 8287 Intel 8287 输入

37、输入/ /输出反相型输出反相型通用通用 8 8 位缓冲器芯片位缓冲器芯片: : 74LS244 74LS244 单向缓冲器单向缓冲器 74LS245 74LS245 双向缓冲器双向缓冲器 2.2.5 8086 最小任务方式下控制中心单元的组成 终了形状译码器控制逻辑控制信号发生器命令信号发生器S0S1S2AMWCIORCIOWCAIOWCINTAMWTCMRDCCLKAENCENIOBDT/RDENALEMCE/PDEN+5VGND8086形状信息控制输入IOBCLKS1DT/RALEAENMRDCAMWCMWTCGNDVCCS0S2MCE/PDENDENCENINTAIORCAIOWCIOW

38、C8288总线控制器12345678910201918171615141312112.2.6 8288 总线控制器 终了地地地地读写读写控制控制读写读写控制控制读写读写控制控制CSI/O接口接口 STB OE8282锁存器锁存器TOE8286TOE 8286 收发器收发器8284时钟时钟发生器发生器RESETREADYA1 A19A0BHED7 D0D 1 5 D8D15D0CSH奇地址存奇地址存储体储体CSL偶地址存偶地址存储体储体8288S0 INTAS1 MRDCS2 MWTCDEN IORCDT/R IOWC ALE8086CPUS0S1S2MN/MX CLK READY RESET BHE A19-A16 AD15-AD082888288输出命令输出命令CPUCPU形状形状中断呼应中断呼应读读I/OI/O端口端口写写I/OI/O端口端口暂停暂停取指令取指令读存储器读存储器写存储器写存储器无源形状无源形状INTAINTAIORCIORCIOWCIOWCAIOWCAIOWC无无MRDCMRDCMRDCMRDCMWTC,MWTC, AMWCAMWC无无0 0 00 0 00 0 10 0 11 1 11 1 11 1 01 1 01 0