第3章常用组合逻辑电路及MSI组合电路模块的应用-2

1、第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用第第3章章 常用组合逻辑电路及常用组合逻辑电路及MSI组合组合电路模块的应用电路模块的应用3.1 编码器和译码器编码器和译码器 3.2 加法器和比较器加法器和比较器 3.3 数据选择器和数据分配器数据选择器和数据分配器 第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用3.2 加法器和比较器加法器和比较器 3.2.1 加法器 实现两个二进制数相加功能的电路称为加法器。加法器有一位加法器和多位加法器之分。 1.一位加法器 实现两个一位二进制数相加的

2、电路称为一位加法器。一位加法器又分为半加器和全加器。 1) 半加器 只考虑本位两个一位二进制数A和B相加,而不考虑低位进位的加法,称为半加，实现半加功能的电路称为半加器。第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用 半加器的真值表如表310所示。表中的A和B分别表示两个相加的一位二进制数,S是本位和,Cout是本位向高位的进位。 由真值表可以直接写出如下函数表达式: outS=AB+AB=ABC=AB半加器的逻辑符号和逻辑图如图319所示。 第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应

3、用图319 半加器的逻辑符号和逻辑图 (a)逻辑符号;(b)逻辑图 1&SCoutAB(b)(a)SCoutABCO 表310 半加器的真值表 第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用 2) 全加器 将本位两个一位二进制数和来自低位的进位相加,叫做全加,具有全加功能的电路称为全加器。 全加器的真值表如表311所示。表中的A和B分别表示两个相加的一位二进制数,Cin是来自低一位向本位的进位;S是本位和;Cout是本位向高一位的进位。图320为S和Cout的卡诺图。第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组

4、合电路模块的应用组合电路模块的应用 图3-20 S和Cout的卡诺图 (a)S的卡诺图；(b)Cout的卡诺图 1111(a)0100011110ABCin1111(b)0100011110ABCin第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用表311 全加器的真值表第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用由卡诺图可以写出如下函数表达式:ininininoutininin S=C AB+C AB+C AB+C AB C=AB+C A+C B=AB+(A+B)C全加器的逻辑图和逻辑

5、符号如图321所示。第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用图321 全加器的逻辑图和逻辑符号 (a)逻辑图;(b)逻辑符号SCoutABCOCICin(b) & & & & & & & &S &Cout1Cin1B1A(a)第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用 2.多位加法器 实现两个多位二进制数相加的电路称为多位加法器。根据电路结构的不同,常见的多位加法器分为串行进位加法器和超前进位加法器。 1)

6、 串行进位加法器（行波进位加法器） n位串行进位加法器由n个一位加法器串联构成,图322所示是一个四位串行进位加法器。在串行进位加法器中,采用串行运算方式,由低位至高位,每一位的相加都必须等待下一位的进位。这种电路结构简单,但运算速度慢:一个n位串行进位加法器至少需要经过n个全加器的传输延迟时间才能得到可靠的运算结果。第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用图322 四位串行进位加法器CICOC3S3A3B3CICOC2S2A2B2CICOC1S1A1B1CICOC0S0A0B0第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MS

7、IMSI组合电路模块的应用组合电路模块的应用 2)超前进位加法器 为了提高运算速度,将各进位提前并同时送到各个全加器的进位输入端,这种加法器称为超前进位加法器。其特点是运算速度快,但电路结构较复杂。 两个n位二进制数An-1An-2AiA1A0和Bn-1 Bn-2BiB1B0进行相加的算式如下:n 1n 2i10n 1n 2i10n 1n 2i10n 1n 2i10CCCCCAAAAABBBBBSSSSS第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用 利用半加器和全加器的结果,可以写出各进位的逻辑表达式如下: C0=A0B0 Ci=AiBi

8、+(Ai+Bi)Ci-1,i0 令Gi=AiBi,Pi=Ai+Bi,利用递归关系可以得到: Ci=Gi+PiCi-1=Gi+Pi（Gi-1+Pi-1Ci-2） =Gi+PiGi-1+PiPi-1Ci-2 =Gi+PiGi-1+PiPi-1Gi-2+PiPi-1P2G1+PiPi-1P2P1C0第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用 超前进位加法器就是利用上面表达式同时计算出各位的进位,并同时加到各个全加器的进位输入端,从而大大提高加法器的运算速度。图323是一个四位超前进位加法器的结构图。CICOC3S3A3B3CICOS2A2B2

9、CICOS1A1B1CICOS0A0B0超前进位电 路图323 四位超前进位加法器的结构图第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用 3.MSI74283加法器及应用 MSI74283是四位二进制超前进位加法器,其引脚图和逻辑符号如图324所示。 将74283进行简单级联,可以构造出多位加法器,图325所示为用两个74283构造的一个八位二进制加法器。 加法器的逻辑功能是实现两个数相加,根据这一特点,在某些情况下利用加法器可以使电路实现更加简单。第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模

10、块的应用图324 74283加法器的引脚图和逻辑符号 (a)引脚图;(b)逻辑符号VCCGND12345678161514131211109(a)S1A0A1A3B1S0B0C0C4S3B3A2S2B20A0A1(b)A2A3B0B1B2B3C03P03QCICOC403S0S1S2S3第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用图325 用两个74283构造一个八位二进制加法器74283A3A2A1A0B3B2B1B0C4C0S3S2S1S0S3S2S1S0A3A2A1A0B3B2B1B074283A3A2A1A0B3B2B1B0C4C

11、0S3S2S1S0S7S6S5S4A7A6A5A4B7B6B5B4C8第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用 【例3.2】 将8421BCD码转换为余3码。 解: 8421BCD码和余3码的对应关系如表312所示。从表中可以看出,将四位的8421BCD码加上0011就是对应的余3码。因此,使用MSI74283加法器可以很方便地将8421BCD码转换为余3码,如图326所示。 第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用 表312 8421BCD码和余3码对照表第第3 3章章 常

12、用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用图326 用74283加法器将8421BCD码转换为余3码 74283A3A2A1A0B3B2B1B0C4C0X3X2X1X001(8421BCD码 )S3S2S1S0Y3Y2Y1Y0(余 3码 )第第3 3章章 常用组合逻辑电路及常用组合逻辑电路及MSIMSI组合电路模块的应用组合电路模块的应用 3.2.2 比较器 用来比较两个二进制数大小的逻辑电路,称为比较器。 1.一位比较器 一位比较器用来比较两个一位二进制数Ai和Bi的大小。比较结果有三种:AiBi、Ai=Bi、AiB3,则AB;若A3B3,则Ab、a=b、ab、a=b、ab级联输入端必须分别接0、1、0。图330所示是用两片7485构成八位比较器的连接图。第第3 3章章 常用组合逻辑电路及常用组合