第5章1_事件管理器及其应用

1、12一、事件管理器一、事件管理器 EVEV二、串行通信接口二、串行通信接口 SCISCI三、串行外设接口三、串行外设接口 SPISPI四、四、eCAN eCAN 总线模块总线模块五、多通道缓冲串行五、多通道缓冲串行 McBSPMcBSP六、模数转换器六、模数转换器 ADCADC一、看门狗定时器一、看门狗定时器 WD WD 二、数字输入输出二、数字输入输出 I/OI/O三、事件管理器三、事件管理器 EV EV 四、模数转换器四、模数转换器 ADCADC五、串行通信接口五、串行通信接口 SCISCI六、异步串行口六、异步串行口 SPISPI七、七、CANCAN控制器控制器一、通用定时器一、通用定时

2、器二、脉宽调制电路二、脉宽调制电路PWMPWM三、捕获单元三、捕获单元四、事件管理器模块的中断四、事件管理器模块的中断五、应用事件管理器产生五、应用事件管理器产生PWMPWM F2812提供了两个结构和功能相同的事件管理器提供了两个结构和功能相同的事件管理器EVA和和EVB模块，具有强大的控制功能，特别在运动控制和电机控模块，具有强大的控制功能，特别在运动控制和电机控制领域。制领域。 通用定时器通用定时器 全比较全比较/PWM单元单元 捕获单元捕获单元 正交编码脉冲电路正交编码脉冲电路 事件管理器的功能如图事件管理器的功能如图P168 （ P156 ）所示。）所示。事事件件管管理理器器的的设设

3、备备接接口口事件管理器模块事件管理器模块事件管理器事件管理器A事件管理器事件管理器B模块模块信号信号模块模块信号信号通用定时器通用定时器通用定时器通用定时器1通用定时器通用定时器2 T1PWM/T1CMP T2PWM/T2CMP 通用定时器通用定时器3通用定时器通用定时器4 T3PWM/T3CMPT4PWM/T4CMP比较单元比较单元 比较器比较器1比较器比较器2比较器比较器3 PWM1/2 PWM3/4 PWM5/6 比较器比较器4比较器比较器5比较器比较器6PWM7/8PWM9/10 PWM11/12 捕获单元捕获单元 捕获器捕获器1捕获器捕获器2捕获器捕获器3CAP1CAP 2CAP3

4、捕获器捕获器4捕获器捕获器5捕获器捕获器6 CAP4 CAP5 CAP6正交编码脉冲电正交编码脉冲电路路 QEP QEP QEP1 QEP2QEPI1QEP QEP4 QEP5 QEPI2外部定时器输入外部定时器输入定时器方向定时器方向外部时钟外部时钟TDIRATCLKINA定时器方向定时器方向外部时钟外部时钟TDIRBTCLKINBEVA和和EVB模块信号引脚模块信号引脚 EVA和和EVB模块信号引脚模块信号引脚 事件管理器模块事件管理器模块事件管理器事件管理器A事件管理器事件管理器B模块模块信号信号模块模块信号信号外部比较器输出外部比较器输出-触发输入触发输入比较器比较器C1TRIPC2T

5、RIPC3TRIPC4TRIPC5TRIPC6TRIP外部定时器外部定时器-比较触发输入比较触发输入 T1CTRIP*T2CTRIP T3CTRIP*T4CTRIP 功率模块保护中功率模块保护中断输入断输入 PDPINTA* PDPINTB* 外部外部ADC SOC触发输入触发输入 EVASOC EVBSOC 功能概述功能概述一、通用定时器一、通用定时器 EVA（GP1/GP2） EVB（GP3/GP4）这些定时器可独立使用：）这些定时器可独立使用：在控制系统中产生采样周期；在控制系统中产生采样周期；为捕获单元和正交编码脉冲电路（只针对为捕获单元和正交编码脉冲电路（只针对GP2/4）提供时基；

6、）提供时基；为比较单元和为比较单元和PWM产生电路提供时基。产生电路提供时基。Gp定时器模块包含：定时器模块包含：一个一个16位可读位可读/写及增写及增/减的定时器计数器减的定时器计数器TxCNT（x=1，2，3，4）。）。一个一个16位可读位可读/写定时器比较寄存器（双缓冲）写定时器比较寄存器（双缓冲）TxCMPR；一个一个16位可读位可读/写定时器周期寄存器（双缓冲）写定时器周期寄存器（双缓冲）TxPR；一个一个16位可读位可读/写定时器控制寄存器写定时器控制寄存器TxCON；一个通用定时器比较输出引脚一个通用定时器比较输出引脚TxCMP；用于内部和外部时钟输入的可编程定标器；用于内部和外

7、部时钟输入的可编程定标器；控制和中断逻辑，用于控制和中断逻辑，用于4个可屏蔽中断（上溢、下溢、比较和周期中断）；个可屏蔽中断（上溢、下溢、比较和周期中断）；输出条件逻辑。输出条件逻辑。 通用定时器功能框图如通用定时器功能框图如P171(P159)所示所示 一、通用定时器一、通用定时器 通用定时器的寄存器通用定时器的寄存器寄存器名寄存器名 地地 址址功能描述功能描述 TxCNT0 x0000 7401H /7405H /7501H /7505H 计数寄存器计数寄存器TxCMPR0 x0000 7402H /7406H /7502H /7506H 比较寄存器比较寄存器TxPR0 x0000 740

8、3H /7407H /7503H /7507H周期寄存器周期寄存器TxCON0 x0000 7404H /7408H /7504H /7508H控制寄存器控制寄存器GPTCONA/B全局通用定时控制全局通用定时控制寄存器寄存器x = 1，2，3，4通用定时器输入与输出通用定时器输入与输出一、通用定时器一、通用定时器 内部高速外设时钟内部高速外设时钟 HSPCLKHSPCLK 外部时钟外部时钟TCLKINA/BTCLKINA/B 方向输入方向输入TDIRA/BTDIRA/B 复位信号复位信号RESETRESET 比较输出比较输出TxCMP TxCMP ADCADC转换启动信号转换启动信号 提供上

9、溢、下溢、提供上溢、下溢、比较匹配和周期比较匹配和周期匹配信号匹配信号 计数方向标识位计数方向标识位 通用定时器通用定时器 控制寄存器控制寄存器 TxCON一、通用定时器一、通用定时器 选择选择4种计数模式的一种种计数模式的一种 使用内部还是外部时钟使用内部还是外部时钟 确定输入时钟使用的预定标参数确定输入时钟使用的预定标参数 确定比较寄存器重新装载的条件确定比较寄存器重新装载的条件 使能或禁止通用定时器使能或禁止通用定时器 使能或禁止通用定时器的比较操作使能或禁止通用定时器的比较操作 定时器定时器2或或1的周期寄存器的周期寄存器 定时器定时器4或或3的周期寄存器的周期寄存器 FreeSoft

10、 Reserved TMODE1 TMODE0 TPS2 TPS1 TPS0通用定时器通用定时器 控制寄存器控制寄存器 TxCON一、通用定时器一、通用定时器 T2SWT1/T4SWT3TENABLETCLKS1 TCLKS0 TCLD1TCLD0TECMPRSELT1PR/SELT3PR(15，14) 仿真控制位仿真控制位 (0 0)。 (12，11) 计数模式选择：计数模式选择：01停止停止/保持保持;01连续增连续增/减模减模; 10连续增模式连续增模式 ;11定向增定向增/减模式。减模式。 (10，9，8) 输入时钟预定标因子：输入时钟预定标因子： 000,X/1; 100, X/16

11、; 001,X/2; 101,X/32; 010,X/ 4;110,X/64,011,X/8;111,X/128.(X=HSPCLK 频率频率) 。(7) (在在T1/3CON中是保留位中是保留位) ，为，为1时使用时使用TICON的使能位启动定时器的使能位启动定时器2 (EVA中中)或或T3CON的的使能位启动定时器使能位启动定时器4(EVB中中)，定时器，定时器2或定时器或定时器4忽略自身的使能位；为忽略自身的使能位；为0 时使用自身时使用自身的使能位。的使能位。 (6) 定时器使能位：定时器使能位：0禁止定时器操作禁止定时器操作(定时器保持并且预定标因子为定时器保持并且预定标因子为0）;

12、1使能定时器操作。使能定时器操作。(5 4) 时钟源选择：时钟源选择：00内部时钟内部时钟 ;01外部时钟外部时钟 ;10保留保留 ;11 QEP电路。电路。 (3 2) 定时器比较寄存器装载条件：定时器比较寄存器装载条件： 00计数器值等于计数器值等于0, 01计数器等于计数器等于0或等于周期寄存或等于周期寄存器的值器的值 ,10 立即立即 ,11保留。保留。(1) 定时器比较使能：定时器比较使能：0禁止定时器比较操作禁止定时器比较操作 ,1使能定时器使能定时器比较操作。比较操作。 (0) 选择周期寄存器：当选择周期寄存器：当T2CON中的此位为中的此位为1，将忽略定时，将忽略定时 器器2

13、的周期寄的周期寄存器，选用定时器存器，选用定时器1的周期寄存器；当的周期寄存器；当T4CON中的此位为中的此位为1，将忽略定时，将忽略定时 器器4 的周期寄的周期寄存器，选用定时器存器，选用定时器3的周期寄存器。的周期寄存器。(在在T1/3CON中是保留位中是保留位)ReservedT2STAT(14)T1STAT(13)T2CTRIPE(12)T1CTRIPE(11)T2TOADC(10 9)全局通用定时器全局通用定时器 控制寄存器控制寄存器 GPTCONA/BT1TOADC(8 7)TCMPOE(6) T2CMPOE(5) T1CMPOE(4)T2PIN(3 2) T1PIN(1 0) D

14、7 D6 D5 D4 D3 D2 D1 D0通用定时器通用定时器A控制寄存器控制寄存器 确定通用定时器实现具体任务需采取的操作方式，并指明计数方向确定通用定时器实现具体任务需采取的操作方式，并指明计数方向(14) 通用定时器通用定时器2的状态的状态 0 递减计数递减计数 1 递增计数。递增计数。 (13) 通用定时器通用定时器1的状态的状态 0 递递减计数减计数 1 递增计数。递增计数。 (12) T2CTRIP引脚使能位，使能或禁止定时器引脚使能位，使能或禁止定时器2 的比较输出。的比较输出。当当EXTCON (0)=1 时该位激活时该位激活;当当EXTCON=0 时该位保留。时该位保留。0

15、 禁止禁止T2CTRIP引脚，引脚， T2CTPIR 不影响定时器不影响定时器2 的比较输出、的比较输出、GPTCDN(5)或或PDPINTA(EVIFRA(0) 标志。标志。1 使能使能T2CTRIP，影响定时器，影响定时器2 的比较输出，的比较输出，GPTCON ( 5 )变为变为0, PDPINT 标志置标志置1。(11) T1CTRIP引脚使能位。引脚使能位。 (10 9) 定时器定时器2事件启动事件启动ADC位，位， 00不启动不启动ADC，01下下溢中断启动溢中断启动ADC，10周期中断启动周期中断启动ADC，11比较中断启动比较中断启动ADC。(8 7) 定时器定时器1事件事件启

16、动启动ADC位。位。(6) 比较输出使能位，禁止或使能定时器比较输出使能位，禁止或使能定时器1/2比较输出。比较输出。(5) 定时器定时器2比较比较输出使能位，使能或禁止定时器输出使能位，使能或禁止定时器2 的比较输出的比较输出T2PWM_T2CMP。 EXTCON(0)=1 时时激活该位，激活该位，EXTCON(0)=0 时该位保留。如果时该位保留。如果T2CMPOE有效，有效，T2CTRIP为低电平且为低电平且 被使能，则被使能，则T2CMPOE变为变为0 。 0定时器定时器2比较输出比较输出T2PWM_T2CMP为高阻。为高阻。1 定时器定时器2 比较输出比较输出T2PWM_T2CMP

17、由定时器由定时器2 比较逻辑驱动比较逻辑驱动 。(4) 定时器定时器1比较输出使能位，比较输出使能位，使能或禁止定时器使能或禁止定时器1 的比较输出的比较输出T1PWM_T1CMP。(3 2)定时器定时器2比较输出极性。比较输出极性。00 强强制低制低 01 低有效低有效 01 高有效高有效 11 强制高。强制高。(1 0)定时器定时器1比较输出极性。比较输出极性。一、通用定时器一、通用定时器 通用定时器比较寄存器通用定时器比较寄存器 TxCMPRTxCMPR D15 D0 R/W-x定时器比较寄存器定时器比较寄存器 x = 1, 2, 3, 4比较寄存器中的值与通用定时器的计数值进行比较，当

18、比较匹配时，产比较寄存器中的值与通用定时器的计数值进行比较，当比较匹配时，产生：生：由由GPTCONA/B位的设置决定相关的比较输出信号发生跳变；位的设置决定相关的比较输出信号发生跳变；相应的中断标志被置位；相应的中断标志被置位；若中断没有被屏蔽，则产生一个外设中断请求。若中断没有被屏蔽，则产生一个外设中断请求。 通过设置通过设置TxCON的相关位，可以使能或禁止比较操作。无论在哪种定时器的相关位，可以使能或禁止比较操作。无论在哪种定时器工作模式（包括工作模式（包括QEP模式），比较和输出均可被使能或禁止。模式），比较和输出均可被使能或禁止。通用定时器通用定时器 周期寄存器周期寄存器 TxPR

19、一、通用定时器一、通用定时器 TxPRR/W-x定时器比较寄存器定时器比较寄存器 x = 1, 2, 3, 4 周期寄存器的值决定定时器的定时周期。当周期定时器的值与计数器的值匹配周期寄存器的值决定定时器的定时周期。当周期定时器的值与计数器的值匹配时，根据计数器的计数模式，通用定时器复位为时，根据计数器的计数模式，通用定时器复位为0或递减计数。或递减计数。 通用定时器的周期寄存器和比较寄存器都是带映像缓冲的。在一个周期的任何时通用定时器的周期寄存器和比较寄存器都是带映像缓冲的。在一个周期的任何时刻，都可以向这两个寄存器写入新值，实际上，新值是先被写入相应的映像寄存器中刻，都可以向这两个寄存器写

20、入新值，实际上，新值是先被写入相应的映像寄存器中的。对于比较寄存器，只有当的。对于比较寄存器，只有当TxCON寄存器选定的定时器事件发生时寄存器选定的定时器事件发生时 ( TXCON中第中第3位位TCLD1和第和第2位位TCLD0所指定的特定事件发生所指定的特定事件发生)，映像寄存器中的内容才被载入工作，映像寄存器中的内容才被载入工作寄存器寄存器(TXCMPR)中；对于周期寄存器，只有当计数器寄存器中；对于周期寄存器，只有当计数器寄存器TxCNT为为0时，映像寄时，映像寄存器的值才载入到工作寄存器存器的值才载入到工作寄存器(TXPR)中。中。周期寄存器和比较寄存器的双缓冲特点允许应用代码在一个

21、周期的任意时刻更新周期寄存器和比较寄存器的双缓冲特点允许应用代码在一个周期的任意时刻更新周期和比较寄存器，从而可改变下一个定时器周期及周期和比较寄存器，从而可改变下一个定时器周期及PWM脉冲宽度。脉冲宽度。通用定时器的时钟通用定时器的时钟 一、通用定时器一、通用定时器 内部内部CPU时钟或外部引脚时钟或外部引脚TCLKINA/B上时钟。外部时钟上时钟。外部时钟 频率必须小于或等于频率必须小于或等于CPU内部频率的内部频率的1/4。通用定时器中断通用定时器中断通用定时器的中断标志寄存器通用定时器的中断标志寄存器EVAIFRA、EVAIFRB、EVBIFRA和和EVBIFRB中有中有16个中断标志

22、。每个通用定时器可根据以下个中断标志。每个通用定时器可根据以下4种事件产生中断：种事件产生中断： 上溢：上溢：定时器计数器的值达到定时器计数器的值达到FFFFH，产生上溢中断。此时标志寄存器中的，产生上溢中断。此时标志寄存器中的 TxOFINT位（位（x=1，2，3，4，下同）置，下同）置1。 下溢：下溢：定时器计数器的值达到定时器计数器的值达到0000H，产生下溢中断。此时，产生下溢中断。此时TxUFINT置置1。 比较匹配：比较匹配：当计数器值与比较器相等时，产生比较匹配中断。此时当计数器值与比较器相等时，产生比较匹配中断。此时TxCINT置置1。 周期匹配：周期匹配：当计数器值与周期寄存

23、器相等时，产生周期匹配中断。当计数器值与周期寄存器相等时，产生周期匹配中断。TxPINT置置1。Reserved(15 11)T1OFINT T1UFINTT1CINT T1PINT Reserved(6 4) CMP3INT CMP2INTCMP1INTPDPINTEVAIFRA:通用定时器通用定时器 的同步的同步 一、通用定时器一、通用定时器 同一模块的通用定时器可以实现同步同一模块的通用定时器可以实现同步即即EVA中的定时器中的定时器2和和1可可以同步；以同步；EVB中的定时器中的定时器4和和3可以同步。具体方法如下：可以同步。具体方法如下： 将将T1CON（EVA）或）或T3CON（E

24、VB）寄存器中的）寄存器中的TENABLE位置位，位置位， 同时将同时将T2CON（EVA）中的）中的T2SWT1或或T4CON（EVB）中的）中的T4SWT1 置位，这样即可实现两个计数器的同步启动。置位，这样即可实现两个计数器的同步启动。 在启动同步操作前，可将本模块的两个计数器初始化成不同的值。在启动同步操作前，可将本模块的两个计数器初始化成不同的值。 置置T2CON/T4CON中的中的SELT1PR/SELT3PR位为位为1。使通用定时器。使通用定时器1/3的的 周期寄存器也作为定时器周期寄存器也作为定时器2/4的周期寄存器，而不用的周期寄存器，而不用2/4本身的周期寄存本身的周期寄存

25、 器。器。 一、通用定时器一、通用定时器 仿真挂起时，通用定时器操作模式由控制寄存器定义。当仿仿真挂起时，通用定时器操作模式由控制寄存器定义。当仿真中断发生时，通用定时器可被设置为下面的一种状态真中断发生时，通用定时器可被设置为下面的一种状态 立即停止计数、立即停止计数、 当前计数周期完成后停止计数当前计数周期完成后停止计数 不受仿真中断影响持续运行不受仿真中断影响持续运行仿真挂起时通用定时器仿真挂起时通用定时器通用定时器的计数操作通用定时器的计数操作 定时器的定时器的4种操作模式：种操作模式：（由（由TxCON的的TMODE1、TMODE0定义）定义） 停止停止/保持模式保持模式 连续增计数

26、模式连续增计数模式 定向增定向增/减计数模式减计数模式 连续增连续增/减计数模式。减计数模式。 一、通用定时器一、通用定时器 通用定时器的计数操作通用定时器的计数操作 停止停止/保持模式保持模式(00)通用定时器的操作停止，定时器的计数器、比较输出和预定标计数器均通用定时器的操作停止，定时器的计数器、比较输出和预定标计数器均保持当前状态保持当前状态 通用定时器按照预定标的输入时钟计数，当计数器的值与周期寄存通用定时器按照预定标的输入时钟计数，当计数器的值与周期寄存器的值匹配时，在下一个输入时钟的上升沿，通用计数器复位为器的值匹配时，在下一个输入时钟的上升沿，通用计数器复位为0，并，并开始另一个

27、计数周期。计数器的初值可以为开始另一个计数周期。计数器的初值可以为0FFFFh中的任一个中的任一个 连续增计数模式连续增计数模式(10)一、通用定时器一、通用定时器 通用定时器的计数操作通用定时器的计数操作 定向增定向增/减计数模式减计数模式(11) 通用定时器在定标的输入时钟通用定时器在定标的输入时钟上升沿上升沿开始计数，计数方向由输入引脚开始计数，计数方向由输入引脚TDIRA/B确确定：定：引脚为高时，递增计数；引脚为低时，递减计数，从初值递减直到为引脚为高时，递增计数；引脚为低时，递减计数，从初值递减直到为0，此时若，此时若TDIRA/B仍为低，计数器将重新载入周期寄存器的值，并继续计数

28、。仍为低，计数器将重新载入周期寄存器的值，并继续计数。 这种模式与定向增这种模式与定向增/减计数模式基本相同。区别是：减计数模式基本相同。区别是：计数方向不再受引脚计数方向不再受引脚TDIRA/B的控制，而是在计数值达到周期寄存器的值时或的控制，而是在计数值达到周期寄存器的值时或FFFFh（初值大于周期寄（初值大于周期寄存器的值）时，才从增计数变为减计数，而在计数值为存器的值）时，才从增计数变为减计数，而在计数值为0时，从减计数变为增计数。时，从减计数变为增计数。 连续增连续增/减计数模式减计数模式(01) 21 连续增计数模式连续增计数模式定时器的周期定时器的周期T=（T1PR+1）*Tc,

29、 连续增连续增/减计数模式减计数模式定时器的周期定时器的周期T=T1PR*2*Tc, Tc为为T1CNT每计数每计数1次所需的时间次所需的时间 Tc=HSPCLK*2TPS, TPS为输入时钟预定标因子（为输入时钟预定标因子（T1CON的的8-10位）位） HSPCLK= SYSCLKOUT （CPU时针周期）时针周期）*高速预定标高速预定标因子因子*2，（高速预定标因子在高速外设时钟设置寄存器，（高速预定标因子在高速外设时钟设置寄存器HISPCP的的2-0位）位） SYSCLKOUT=OSCCLK（外部晶振）（外部晶振） *2/ DIV ， DIV为为锁相环控制寄存器锁相环控制寄存器PLLC

30、R 的的3-0位位通用定时器的周期通用定时器的周期 一、通用定时器一、通用定时器 通用定时器的比较操作通用定时器的比较操作 PWM PWM波形最重要的三个参数是周期、频率和占空比，波形最重要的三个参数是周期、频率和占空比，PWM占空比：D=t1/(t1+t2)=t1/T 比较操作的目的：比较操作的目的： EV的比较机制能够产生多路的比较机制能够产生多路PWM功能。功能。EVA的两个通用定时器能够的两个通用定时器能够产生产生2路独立的路独立的PWM波形波形T1PWM和和T2PWM，三个比较单元每一个都能，三个比较单元每一个都能产生一对互补的产生一对互补的PWM波形，比较单元波形，比较单元1产生产

31、生PWM1和和PWM2，比较单元，比较单元2产生产生PWM3和和PWM4，比较单元，比较单元3产生产生PWM5和和PWM6。这样，。这样，EVA一共一共能产生能产生8路路PWM波形。波形。EVB和和EVA一样，同样能够产生一样，同样能够产生8路路PWM波形。波形。 四个通用定时器可提供四个通用定时器可提供4路独立的路独立的PWM输出输出TxPWM。 在连续增在连续增/减计数模式时，产生对称波形；减计数模式时，产生对称波形； 在连续增计数模式时，产生非对称波形。在连续增计数模式时，产生非对称波形。一、通用定时器一、通用定时器 通用定时器的比较操作通用定时器的比较操作 当的计数方式为连续增计数时，

32、当的计数方式为连续增计数时，T1PWM引脚输出不对称的引脚输出不对称的PWM波形。波形。 当当T1CNT的值计数到和的值计数到和T1CMPR的值相等时，发生比较匹配。如果的值相等时，发生比较匹配。如果T1CON的第的第1位位定时器比较使能为定时器比较使能为TECMPR为为1，即定时器比较操作被使能，且，即定时器比较操作被使能，且GPTCONA的第的第6位比较位比较输出使能位输出使能位TCMPOE为为1，同时，同时GPTCONA下的下的T1PIN引脚输出极性为高电平或者低电平引脚输出极性为高电平或者低电平的话，的话，T1PWM就会输出不对称的就会输出不对称的PWM波形，波形，当T1PIN为高电平

33、有效时，占空比：当T1PIN为低电平有效时，占空比：一、通用定时器一、通用定时器 通用定时器的比较操作通用定时器的比较操作 当T1PIN为高电平有效时，占空比：当T1PIN为低电平有效时，占空比：一、通用定时器一、通用定时器 使用通用定时器产生使用通用定时器产生PWM信号信号 可通过下列操作产生可通过下列操作产生PWM波形：波形： 根据所需根据所需PWM（载波）周期设置（载波）周期设置TxPR； 设置设置TxCON以确定计数器模式和时钟源，并启动以确定计数器模式和时钟源，并启动PWM输出操作；输出操作； 根据计算出来的根据计算出来的PWM脉冲宽度（占空比）载入脉冲宽度（占空比）载入TxCMPR

34、寄存器中。寄存器中。 当通用定时器复位时，会产生以下结果：当通用定时器复位时，会产生以下结果： 除除GPTCONA/B中的计数方向标识位被置为中的计数方向标识位被置为1外，其他相关位都复位为外，其他相关位都复位为0。因。因 此，所有通用定时器的操作都被禁止。此，所有通用定时器的操作都被禁止。 所有定时器中断标识位都复位为所有定时器中断标识位都复位为0。 除了除了PDPINTx*，所有定时器中断屏蔽位都复位为，所有定时器中断屏蔽位都复位为0。即除了。即除了PDPINTx*，所有，所有 定时器中断都被屏蔽。定时器中断都被屏蔽。 定时器所有比较输出都被置为高阻状态。定时器所有比较输出都被置为高阻状态

35、。二、二、PWM电路电路 与比较单元相关的与比较单元相关的PWM电路电路 每一个事件管理器可以同时产生每一个事件管理器可以同时产生8路路PWM信号，包括：信号，包括： 6路路(3对对)由完全比较单元产生的带有可编程死区的由完全比较单元产生的带有可编程死区的PWM信号信号 由定时器比较器产生的由定时器比较器产生的2路独立的路独立的PWM信号。信号。 与比较单元相关的与比较单元相关的PWM电路，主要包括四个功能单元：电路，主要包括四个功能单元： 非对称非对称/对称波形发生器对称波形发生器 可编程死区单元可编程死区单元 输出逻辑输出逻辑 空间矢量（空间矢量（SV）PWM状态机状态机 每个每个EV模块

36、有：模块有： 一个一个16位可读写的比较控制寄存器位可读写的比较控制寄存器COMCONA/B，控制全比较单元的操作；，控制全比较单元的操作； 一个一个16位的比较方式位的比较方式(动作动作)控制寄存器控制寄存器ACTRA/B（带双缓冲寄存器）。控制（带双缓冲寄存器）。控制 PWM输出引脚的输出方式。输出引脚的输出方式。 一个一个16位可读写的死区控制寄存器位可读写的死区控制寄存器DBTCONA/B，对死区进行编程操作。，对死区进行编程操作。三个三个比较寄存器比较寄存器CMPRX （带双缓冲寄存器）（带双缓冲寄存器）二、二、PWM电路电路 CENABLECLD1 CLD0SVENABLEACTR

37、LD1ACTRD0PDINTAStatusFCMP3OE FCMP2OE FCMP1OEReserved4-3C3TRIPECENABLE:比较使能比较使能 ,0 禁止比较操作禁止比较操作,1使能比较操作使能比较操作CLD1CLD0：比较器寄存器：比较器寄存器CMPRx重载条件重载条件SVENABLE：使能空间向量：使能空间向量PWM，0禁止空间向量禁止空间向量PWM 模式，模式，1使能空间向量使能空间向量PWM模式模式ACTRLD1ACTRLD0：控制寄存器重载条件：控制寄存器重载条件 FCMPOE：全比较单元输出使能位，激活该位同时使能或禁止所有的比较输出。：全比较单元输出使能位，激活该位

38、同时使能或禁止所有的比较输出。 FCMPOEC2TRIPE C1TRIPECOMCONA/B二、二、PWM电路电路 D15 D14 D13 D12 D11 D10 D9 D8PDPINTA：该位反映：该位反映PDPINTAFCMP3OE：全比较单元：全比较单元3激活该位可以使能或禁止全比较激活该位可以使能或禁止全比较单元单元3的输出，的输出，PWM5/6FCMP2OE：全比较单元：全比较单元2激活该位可以使能或禁止全比较激活该位可以使能或禁止全比较单元单元3的输出，的输出，PWM3/4FCMP1OE：全比较单元：全比较单元1激活该位可以使能或禁止全比较激活该位可以使能或禁止全比较单元单元3的输

39、出，的输出，PWM1/2C3TRIPE：全比较单元：全比较单元3 输出切换使能位，输出切换使能位， 激活该位可以使用激活该位可以使用C3TRIP 引引脚状态使能或禁止全比较单元脚状态使能或禁止全比较单元3 的输出关闭功能。只有当的输出关闭功能。只有当EXTCONA(0)=0时该位有效，当时该位有效，当EXTCONA(0)=1 时该位保留时该位保留 ；0 全比较单元全比较单元3 的输出关闭的输出关闭功能被禁止，功能被禁止，C3TRIP 引脚状态不影响全比较单元引脚状态不影响全比较单元3 的输出、的输出、COMCONA(8)以及以及PDPINTA标志标志(EVAIFRA(0)；1全比较单元全比较单

40、元3的输出关的输出关闭功能被使能，当闭功能被使能，当T3TRIP 引脚是低时，全比较单元引脚是低时，全比较单元3的两个输出引脚输的两个输出引脚输出高阻状态，出高阻状态，COMCONA(8)复位为复位为0，并且，并且PDPINTA的标志置的标志置1 C2TRIPE：全比较单元：全比较单元2 输出切换使能位输出切换使能位 C1TRIPE：全比较单元：全比较单元1 输出切换使能位输出切换使能位29二、二、PWM电路电路 SVRDIRD2D1D0 CMP6ACT1CMP6ACT0CMP5ACT1CMP5ACT0CMP4ACT1CMP4ACT0CMP3ACT1CMP3ACT0CMP2ACT1CMP2AC

41、T0CMP1ACT1CMP1ACT0比较方式控制比较方式控制ACTRA/BSVRDIR ：空间矢量：空间矢量PWM方向方向D2D0：基本空间矢量位：基本空间矢量位 只有在产生只有在产生SVPWM输出时使用输出时使用CMP6ACT1CMP6ACT0：PWM引脚引脚6上的动作，上的动作，00强制低，强制低，01低有效低有效 ，10高有效，高有效，11强制高强制高 CMP5ACT1CMP5ACT0 CMP1ACT1CMP1ACT0：Reserved(15-12)DBT3DBT2DBT0EDBT3EDBT2 EDBT1 DBTPS2DBTPS1DBT1DBTPS0Reserved(1 0)死区控制死区

42、控制DBTCONA/BDBT3DBT0: 死区定时器周期死区定时器周期 (115)EDBT3: 死区定时器死区定时器3 使能（比较单元使能（比较单元3 的的PWM5 和和6） 0 屏蔽屏蔽 1 使能使能EDBT2, EDBT1:死区定时器死区定时器2/1 使能使能DBTPS2 DBTPS0: 死区定时器预定标控制位死区定时器预定标控制位 . m=000,X/1; 100, X/16; 001,X/2; 101,X/32; 010,X/4;110,X/64,011,X/8;111,X/128.(X=CPU时针时针 频率频率) 二、二、PWM电路电路 死区单元的输入和输出死区单元的输入和输出 防止

43、在任何操作条件下，每个单元产生的两路防止在任何操作条件下，每个单元产生的两路PWM信号同时信号同时 打开被控功率桥的上、下臂。打开被控功率桥的上、下臂。 死区的值由死区的值由DBTCONA/B中的相应位来控制。中的相应位来控制。假设假设DBTCONA/B 的位的位118的值为的值为m，位，位42中相应的预定标参数为中相应的预定标参数为x/p，则死区值为（，则死区值为（pm）个）个 CPU时钟周期。时钟周期。 在事件管理器模块中，比较单元的任何一个与通用定时器在事件管理器模块中，比较单元的任何一个与通用定时器1（EVA）、）、通用定时器通用定时器3（EVB）、比较单元、死区单元和输出逻辑结合使用

44、就能产生）、比较单元、死区单元和输出逻辑结合使用就能产生一对死区和极性可编程的一对死区和极性可编程的PWM输出。通过设置输出。通过设置ACTRA/B寄存器中的相应寄存器中的相应位可使输出方式为低有效、高有效、强制高和强制低。比较单元位可使输出方式为低有效、高有效、强制高和强制低。比较单元1产生带有产生带有死区的不对称的和对称的死区的不对称的和对称的PWM波形如下图波形如下图二、二、PWM电路电路 事件管理器的事件管理器的PWM输出产生输出产生 产生产生PWM输出需要对相关的寄存器进行配置：输出需要对相关的寄存器进行配置：设置和装载比较方式设置和装载比较方式(动作动作)控制寄存器控制寄存器ACT

45、Rx，以确定输出方式和极性；，以确定输出方式和极性；如使能死区功能，则需设置和装载如使能死区功能，则需设置和装载DBTCONx；初始化初始化CMPRx，装入比较值，确定，装入比较值，确定PWM波形占空比；波形占空比；设置和装载比较控制寄存器设置和装载比较控制寄存器COMCONx，使能比较操作和，使能比较操作和PWM输出；输出；设置和装载控制寄存器设置和装载控制寄存器 T1CON或或T3CON，设置计数模式和启动比较操作；，设置计数模式和启动比较操作；用计算的新值更新用计算的新值更新CMPRx，以改变，以改变PWM波形的占空比。波形的占空比。二、二、PWM电路电路 事件管理器的事件管理器的PWM

46、输出产生输出产生 为产生非对称为产生非对称PWM波形，需将通用定时器波形，需将通用定时器1或或3设置为连设置为连续增计数模式。续增计数模式。特点：特点：不关于不关于PWM周期中心对称，脉冲的宽度只能从脉冲周期中心对称，脉冲的宽度只能从脉冲一侧开始变化。一侧开始变化。事件管理器的事件管理器的PWM输出产生输出产生 非对称非对称PWM波形产生波形产生 二、二、PWM电路电路 在每个在每个PWM周期中，可随时将新的比较值、周期值写入比较寄存器、周期寄存周期中，可随时将新的比较值、周期值写入比较寄存器、周期寄存器中，用来调整器中，用来调整PWM输出的占空比和周期，也可改变比较方式控制寄存器的相关输出的

47、占空比和周期，也可改变比较方式控制寄存器的相关位来变更位来变更PWM的输出方式。更新的值在下一个的输出方式。更新的值在下一个PWM周期内实现。周期内实现。 为产生对称为产生对称PWM波形，需将通用定时器波形，需将通用定时器1或或3设置为连续增设置为连续增/减计数模式。减计数模式。特点：特点：对称对称PWN信号关于信号关于PWM周期中心对称，相比非对称周期中心对称，相比非对称PWM信号而言，其优点是在每个信号而言，其优点是在每个PWM周期的开始和结束处周期的开始和结束处有两个无效的区段。有两个无效的区段。 在对称在对称PWM波形的每个周期通常有两次比较匹配。一次在周期匹配前的增计数波形的每个周期

48、通常有两次比较匹配。一次在周期匹配前的增计数期间，另一次在周期匹配后的减计数期间。改变比较值就可提前或推迟期间，另一次在周期匹配后的减计数期间。改变比较值就可提前或推迟PWM脉冲脉冲第二个边沿的产生。这种特性可以弥补由交流电机控制中的死区而引起的电流误第二个边沿的产生。这种特性可以弥补由交流电机控制中的死区而引起的电流误差。差。 事件管理器的事件管理器的PWM输出产生输出产生 对称对称PWM波形产生波形产生 二、二、PWM电路电路 空间矢量空间矢量PWM应用：应用：空间矢量空间矢量PWM是实现三相功率逆变器是实现三相功率逆变器6个功率管控制个功率管控制的一种特殊方法，它能保证在三相交流电机的绕

49、组中产生最的一种特殊方法，它能保证在三相交流电机的绕组中产生最小的电流谐波，相比于正弦调制，能够提高电源的使用效率。小的电流谐波，相比于正弦调制，能够提高电源的使用效率。 二、二、PWM电路电路 捕获单元结构特征捕获单元结构特征 用于捕获输入引脚上的跳变用于捕获输入引脚上的跳变EV有有6个捕获单元，其中个捕获单元，其中EVA对应对应 CAP1、CAP2和和CAP3；EVB对应对应CAP4、CAP5和和CAP6。每个捕获单元都。每个捕获单元都 有相应的捕获输入引脚。有相应的捕获输入引脚。 三、三、捕获单元捕获单元 如图所示为如图所示为EVA模块捕获单元模块捕获单元简图：简图：EVA/B中的每个捕

50、获单元均具有中的每个捕获单元均具有 1个个16位的捕获控制寄存器位的捕获控制寄存器CAPCONA/B 1个个16位的捕获位的捕获FIFO状态寄存器状态寄存器CAPFIFOA/B 1个个16位位2级深的级深的FIFO堆栈和堆栈和1个施密特触发的捕获输入引脚个施密特触发的捕获输入引脚CAPx（所有的输入（所有的输入 引脚都由引脚都由CPU时钟同步，为了捕获到输入跳变信号，输入的当前电平必须保持两时钟同步，为了捕获到输入跳变信号，输入的当前电平必须保持两 个个CPU时钟周期。时钟周期。输入引脚输入引脚CAP1/2，CAP3/4也可用作也可用作QEP电路的输入引脚电路的输入引脚通用定时器通用定时器1和

51、和2（EVA），通用定时器），通用定时器3和和4（EVB）可选择作为捕获单元时基）可选择作为捕获单元时基EVA模块的模块的CAP1/2必须共用一个定时器（必须共用一个定时器（1或或2），），CAP3单独使用一个定时器单独使用一个定时器 （2或或1）；）； EVB模块的模块的CAP3/4必须共用一个定时器（必须共用一个定时器（3或或4），），CAP6单独使用一个定时器单独使用一个定时器 （4或或3）。）。 捕获单元的捕捉操作不会影响到定时器的任何操作以及与定时器相关的比较操作捕获单元的捕捉操作不会影响到定时器的任何操作以及与定时器相关的比较操作 三、三、捕获单元捕获单元 捕获单元结构特征捕获单元

52、结构特征 捕获单元的寄存器及其设置捕获单元的寄存器及其设置 与与EVA中的捕获单元相关的寄存器有：捕捉控制寄存器中的捕获单元相关的寄存器有：捕捉控制寄存器CAPCONA，捕捉捕捉FIFO状态寄存器状态寄存器CAPFIFOA，2级深度级深度FIFO堆栈堆栈CAPFIFO1/2/3（顶层堆栈（只读），（顶层堆栈（只读），CAP1/2/3FBOT（低层堆栈）。（低层堆栈）。38 FIFO堆栈的顶层堆栈寄存器是只读寄存器，存放相应捕获单元捕获到的最早的计堆栈的顶层堆栈寄存器是只读寄存器，存放相应捕获单元捕获到的最早的计数值，因此读取捕获单元数值，因此读取捕获单元FIFO堆栈时总是返回堆栈中最早的计数值

53、。当读取堆栈时总是返回堆栈中最早的计数值。当读取FIFO堆堆栈的顶层寄存器的计数值时，堆栈底层寄存器的新计数值（如果有）将被压人顶层寄栈的顶层寄存器的计数值时，堆栈底层寄存器的新计数值（如果有）将被压人顶层寄存器。存器。第一次捕获第一次捕获 当捕获单元的输入引脚出现跳变时，捕获单元将使用的通用定时器的计数值写入当捕获单元的输入引脚出现跳变时，捕获单元将使用的通用定时器的计数值写入到空的到空的FIFO堆栈的顶层寄存器，同时相应的状态位置为堆栈的顶层寄存器，同时相应的状态位置为01。第二次捕获第二次捕获 如果在前一次捕获计数值被读取之前产生了另一次捕获，新捕获到的计数值送至底如果在前一次捕获计数值

54、被读取之前产生了另一次捕获，新捕获到的计数值送至底层的寄存器，同时相应的寄存器状态位置为层的寄存器，同时相应的寄存器状态位置为1O。如果在下一次捕获操作之前对。如果在下一次捕获操作之前对FIFO堆栈进行了读操作，底层寄存器中新的计数值就会被压人到顶层寄存器，同时相应的堆栈进行了读操作，底层寄存器中新的计数值就会被压人到顶层寄存器，同时相应的状态位被设置为状态位被设置为01。 第三次捕获第三次捕获 如果捕获发生时，如果捕获发生时，FIFO堆栈已有捕获到的堆栈已有捕获到的2个计数值，则在顶层寄存器中最早的计个计数值，则在顶层寄存器中最早的计数值将被弹出并丢弃，而堆栈底层寄存器的值将被压入到顶层寄存

55、器中，新捕获到的数值将被弹出并丢弃，而堆栈底层寄存器的值将被压入到顶层寄存器中，新捕获到的计数值将被压入到底层寄存器中。计数值将被压入到底层寄存器中。 每次捕获中断标志位置位，每次捕获中断标志位置位，FIFO状态位置位，读取状态位置位，读取FIFO堆栈时，状态位复位堆栈时，状态位复位捕获单元工作特征捕获单元工作特征 三、三、捕获单元捕获单元 三、三、捕获单元捕获单元 捕获单元的寄存器及其设置捕获单元的寄存器及其设置 CAPRESCAP12ENCAP3EN Reserved捕促单元控制寄存器捕促单元控制寄存器CAPCONA/BCAP3TSELCAP12TSELCAP3TOADCCAP1EDGEC

56、AP2EDGECAP3EDGEReservedCAPRES ：捕获单元复位，：捕获单元复位，0将所有捕获单元的寄存器清将所有捕获单元的寄存器清0 ，1 无操作无操作CAP12EN （14 13）：）：00禁止捕获单元禁止捕获单元1和和2，01使能捕获单元使能捕获单元1和和2CAP3EN ：0 禁止捕获单元禁止捕获单元3，1 使能捕获单元使能捕获单元3CAP3TSEL ：为捕获单元：为捕获单元3选择定时器选择定时器2（0）或定时器）或定时器1（1）CAP12TSEL：为捕获单元：为捕获单元1、2选择定时器选择定时器2（0）或定时器）或定时器1（1） CAP3TOADC：用于捕获单元：用于捕获单元

57、3，0 无操作，无操作， 1 如如CAP3INT 标志置位时启动标志置位时启动ADCCAP1EDGE：捕获单元：捕获单元1，00不检测不检测 10 检测下降沿检测下降沿 01 检测上升沿检测上升沿 11两边沿检测两边沿检测 CAP2EDGE， CAP3EDGE：捕获单元：捕获单元2、340三、三、捕获单元捕获单元 捕获单元的寄存器及其设置捕获单元的寄存器及其设置 Reserved CAP3FIFO CAP2FIFO CAP1FIFO捕促单元捕促单元FIFO状态寄存器状态寄存器CAPFIFOA/BReservedCAP3FIFO （13 12）：）： CAP3FIFO堆栈堆栈 00空空 01有有1 个入口个入口 10 有