时序逻辑电路练习题_第1页
时序逻辑电路练习题_第2页
时序逻辑电路练习题_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、时序逻辑电路习题班级 姓名 学号 一、 单选题1时序逻辑电路在结构上（） A必须有组合逻辑电路 B必须有存储电路 C必有存储电路和组合逻辑电路 D以上均正确2同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路（） A没有触发器 B没有统一的时钟脉冲控制 C没有稳定状态 D输出只与内部状态有关 3图示各逻辑电路中，为一位二进制计数器的是（） DAACABAAA4从0开始计数的N进制增量计数器，最后一个计数状态为 （） AN BN+1 CN-1 D2N 5由 n个触发器构成的计数器，最多计数个数为（） An个 B2n个 Cn2个 D2n个 6若构成一个十二进制计数器，所用触发器至少（）

2、。 A12个 B3个 C4个 D6个 74个触发器构成的8421BCD码计数器，其无关状态的个数为（） A6个 B8个 C10个 D不定 8异步计数器如图示，若触发器当前状态Q3 Q2 Q1为110，则在时钟作用下，计数器的下一状态为（） A101 B111 C010 D0009下列器件中，具有串行并行数据转换功能的是（） A译码器 B数据比较器 C移位寄存器 D计数器 10异步计数器如图示，若触发器当前状态Q3 Q2 Q1为011，则在时钟作用下，计数器的下一状态为（） A100 B110 C010 D00011由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计数时的最小状态

3、是（） A0000 B1111 C0001 D011012由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计数器的有效状态数为（） A16 B8 C10 D12 二、填空题1时序逻辑电路在任一时刻的稳定输出不仅与当时的输入有关，而且还与 有关。2时序逻辑电路在结构上有两个特点：其一是包含由触发器等构成的 电路，其二是内部存在 通路。3时序逻辑电路的 “现态” 反映的是 时刻电路状态变化的结果，而 “次态” 则反映的是 时刻电路状态变化的结果。4时序逻辑电路按其不同的状态改变方式，可分为 时序逻辑电路和 序逻辑电路两种。前者设置统一的时钟脉冲，后者不设置统一的时钟脉冲。5时序逻辑

4、电路的输出不仅是当前输入的函数，同时也是当前状态的函数，这类时序逻辑电路称为 型时序逻辑电路； 时序逻辑电路的输出仅是当前状态的函数， 而与当前输入无关， 或者不存在独立设置的输出，而以电路的状态直接作为输出，这类时序逻辑电路称为 型时序逻辑电路。6根据触发器时钟脉冲作用方式的不同，计数器有 计数器和 计数器之分。前者所有触发器在同一个时钟脉冲作用下同时翻转，后者触发器状态的翻转并不按统一的时钟脉冲同时进行。7根据计数过程中，数字增、减规律的不同，计数器可分为 计数器、 计数器和可逆计数器三种类型。8计数器工作时，对 出现的个数进行计数。9构成一个2n 进制计数器，共需要 个触发器。108位移位寄存器，串行输入时需经过 CP 脉冲作用后，8 位数码才能全部移入寄存器中。三、简答题1、同步计数

人人文库> 全部分类> 专业文献 > 工程机械

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论