实验19-集成触发器15

1、实验实验19 19 集成触发器集成触发器一、实验目的一、实验目的n掌握掌握时序逻辑电路时序逻辑电路的功能测试方法。的功能测试方法。n学习用学习用JK触发器设计简单时序逻辑电路。触发器设计简单时序逻辑电路。n学会使用学会使用CMOS逻辑电路芯片。逻辑电路芯片。n熟悉时序电路（计数器）熟悉时序电路（计数器）多频率波形多频率波形测量方测量方法。法。二、触发器基本知识二、触发器基本知识n定义定义：能够存储：能够存储1 1位二值信号的单元电路统称为触位二值信号的单元电路统称为触发器。发器。n特点特点：1 1、具有两个能自行保持的稳定状态，用来、具有两个能自行保持的稳定状态，用来表示逻辑状态的表示逻辑状态

2、的0 0和和1 1。 2 2、根据不同的输入信号可以置成、根据不同的输入信号可以置成1 1或或0 0状态状态电路结构电路结构：具有两个互补的输出端：具有两个互补的输出端Q Q端和端和 Q Q 端。端。当当Q=1Q=1时，称触发器的状态为时，称触发器的状态为1 1状态，也称触发器状态，也称触发器置位；当置位；当Q=0Q=0时，称触发器的状态为时，称触发器的状态为0 0状态，也称状态，也称触发器复位。触发器复位。触发器的类型、逻辑功能及相互转换触发器的类型、逻辑功能及相互转换n触发器的类型触发器的类型n按照逻辑功能分：按照逻辑功能分：RSRS触发器，触发器，D D触发器，触发器，JKJK触发器，触

3、发器，T T触发器，触发器，T T触发器触发器n按触发方式分：高电平触发，低电平触发，上升沿按触发方式分：高电平触发，低电平触发，上升沿触发，下降沿触发等触发，下降沿触发等n按电路工艺分：按电路工艺分： CMOSCMOS，TTLTTLn触发器的逻辑功能触发器的逻辑功能（表（表5.19.1)5.19.1)n触发器的相互转换关系（表触发器的相互转换关系（表5.19.2)5.19.2)n本实验用的本实验用的CC4027CC4027，CMOSCMOS双双JKJK触发器触发器CMOS双双JK触发器触发器CC4027( (教材教材P147 P147 表表5.19.3 5.19.3 功能表功能表) )SDR

4、DQ/Q 00计数计数010110102、正常工作（、正常工作（ SD = RD =0）1、异步清零和异步置数、异步清零和异步置数 SD =0 RD =1 SD =1 RD =01nnnQJQKQ 14131211123410916567158C C 4027 双 上 升 沿J-K触 发 器 VD D 2Q 2Q 2C P 2RD 2K 2J 2SD 1Q 1Q 1C P 1RD 1K 1J 1SD VSS引脚图见附录引脚图见附录D P345面面用用JK触发器设计时序逻辑电路的触发器设计时序逻辑电路的一般步骤一般步骤(P147)(P147)时序逻辑电路区别组合逻辑时序逻辑电路区别组合逻辑：输出

5、不但和当：输出不但和当前输入有关，还和之前的状态有关系。前输入有关，还和之前的状态有关系。n实际问题分析，建立状态图和状态表实际问题分析，建立状态图和状态表n进行状态化简，确定最简状态数进行状态化简，确定最简状态数n计算状态位数，进行状态编码计算状态位数，进行状态编码n触发器类型选择确定触发器类型选择确定（本实验只（本实验只JK型）型）n激励方程组和输出方程组的计算及化简激励方程组和输出方程组的计算及化简n逻辑电路图的确定和简化逻辑电路图的确定和简化1.实验验证设计实验验证设计简单时序逻辑电路设计举例简单时序逻辑电路设计举例 1 2 3 4 5 6 7 8 9 CP L L周期为周期为CP周期

6、周期4倍，倍，故电路以模故电路以模4计数器为计数器为核心，要用到核心，要用到2个个JK触发器。确定以模触发器。确定以模4自自然二进制递增计数为然二进制递增计数为主体，列出此计数状主体，列出此计数状态转换真值表和激励态转换真值表和激励表（表表（表5.19.4）。）。 2Q 1Q CP 1 2 3 4 5 6 7 8 9 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 1 2 3 4 5 6 7 8 9 C P L 简单时序逻辑电路设计举例简单时序逻辑电路设计举例n根据状态转换真值表和激励表求激励方程组根据状态转换真值表和激励表求激励方程组（复杂的需要卡诺图及化简），从而得到电（复

7、杂的需要卡诺图及化简），从而得到电路主体时序逻辑部分。路主体时序逻辑部分。n再根据波形图分析再根据波形图分析可得可得L与与CP、Q0、Q1的组合逻辑关系的组合逻辑关系001101nJKJKQ SD J Q Q K RD 正方波正方波(TTL OUT) SD J Q Q K RD CP +5V 1Q 2Q （教材是以（教材是以FF0、FF1标示两级标示两级JK触发器）触发器）10nnLQQCP 简单时序逻辑电路设计举例简单时序逻辑电路设计举例 1 2 3 4 5 6 7 8 9 C P L 芯片工作电源接入端缺省芯片工作电源接入端缺省实际电路实际电路 CMOS系列系列 40274023CP&am

8、p;J 1QJKK1Q2QVDDRDSD 2QRDSD12LCPQQ CP注意触发器本身就有注意触发器本身就有/1Q和和/2Q输出端输出端教学安排教学安排n以上为时序电路设计理论方面的简单介绍，可以上为时序电路设计理论方面的简单介绍，可提前讲解。提前讲解。n以下为示波器测试时序电路的方法，是关键性以下为示波器测试时序电路的方法，是关键性的实际操作问题。应当堂讲解。的实际操作问题。应当堂讲解。n本实验预习报告要包括本实验预习报告要包括 设计设计输入输出波形满足如输入输出波形满足如P149图图5195所所示时序关系的逻辑电路；示时序关系的逻辑电路； 设计设计同步模同步模4可逆计数器如可逆计数器如P

9、149图图5196所示框图的逻辑电路；所示框图的逻辑电路；三、三、时序逻辑电路时序逻辑电路的功能测试方法的功能测试方法 SD J Q Q K RD 正方波正方波(TTL OUT) SD J Q Q K RD CP +5V 1Q 2Q 静态测试静态测试动态测试动态测试CP 输入单次脉冲或输入单次脉冲或 正值方波（正值方波（f 1Hz）将将CP、1Q、2Q 逻辑灯逻辑灯CP 输入输入正值方波（正值方波（f =1kHz）将将CP、1Q、2Q 示波器示波器要观察到真实的波形关系，关键是示波器要观察到真实的波形关系，关键是示波器触发设置触发设置以以2-42-4分频器为例分频器为例 被观察的两个信号必须是

10、相关（被观察的两个信号必须是相关（同源同源）的；）的； 正确设置好示波器的正确设置好示波器的触发触发方式：方式： 触发信源：内触发（触发信源：内触发（CH1、CH2） 外触发（外触发（EXT、）示波器稳定显示双踪波形的条件示波器稳定显示双踪波形的条件 之前只谈到触发信源要有稳定信号（如之前只谈到触发信源要有稳定信号（如信号发生器产生的电路输入信号）接入，信号发生器产生的电路输入信号）接入，以及缺省触发信源是以及缺省触发信源是CH1。其他的。其他的示波器基础内部触发模块示波器基础内部触发模块示波器基础触发示波器基础触发若一直没触发，则屏幕显示不稳定且无实际意义。若一直没触发，则屏幕显示不稳定且无

11、实际意义。无显示或波形持续左无显示或波形持续左/右移右移示波器基础示波器基础（时基时基触发显示）触发显示）示波器其他触发设置示波器其他触发设置3.触发斜率：触发斜率：对模拟量显示影响很小，对数字序列显示有意义对模拟量显示影响很小，对数字序列显示有意义2.触发电平：触发电平：要在触发信号幅度范围内，具体值不重要要在触发信号幅度范围内，具体值不重要水平触发位置水平触发位置触发触发电平电平触发触发信源信源触发电平触发电平具体数值具体数值触发触发斜率斜率屏幕提示触发信息屏幕提示触发信息教材教材69页图页图幅度灵敏度幅度灵敏度 扫描时基扫描时基波形不稳：波形不稳：2.信源选择：信源选择： CH1无信号，

12、无信号，信号信号在在CH2，但触发信源但触发信源 选了选了CH1。1.触发电平触发电平：在触发信号幅在触发信号幅度范围外。度范围外。触发状态触发状态与触发有关的操作与触发有关的操作TRIGGERLEVEL3. SET LEVEL TO 50%（设为设为50）触发控制钮触发控制钮1. LEVEL（电平）电平） 改变触发电平值改变触发电平值正确操作：应使触发电平设正确操作：应使触发电平设在信号振幅范围内在信号振幅范围内2. MENU（菜单）菜单） 显示触发功能菜单显示触发功能菜单 将触发电平设在信号振幅范围的中点将触发电平设在信号振幅范围的中点边沿触发功能菜单边沿触发功能菜单自动自动 触发方式触发

13、方式边沿边沿 视频视频 斜率斜率 信源信源 上升上升 CH1 耦合耦合 直流直流 TRIGGER触发类型触发类型 一般选一般选“边沿边沿”触发触发可选：可选：上升上升(沿沿)、下降下降(沿沿) 触发触发内触发：内触发：CH1、CH2（AUTOSET缺省锁定缺省锁定CH1）外触发：外触发：EXT、EXT/5交流线交流线 即即50Hz工频信号工频信号可选：可选：自动自动、正常、单次触发、正常、单次触发可选：可选：直流直流、交流、噪音抑制、高频抑制、交流、噪音抑制、高频抑制、 低频抑制低频抑制 （和通道耦合无关和通道耦合无关）时序电路时序电路(计数器计数器)的的波形测量波形测量 2Q 1Q CP 1

14、 2 3 4 5 6 7 8 9 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 用示波器观测时序电路以用示波器观测时序电路以2-4分频分频(计数计数)器器信号波形为例，操作的问题：信号波形为例，操作的问题：2. CP CH1，1Q CH2。触发信源选谁？触发信源选谁？1. 观测观测3个以上的波形，应该如何操作？个以上的波形，应该如何操作？3. 触发斜率应选上升沿还是下降沿？触发斜率应选上升沿还是下降沿？教材教材上用上用Q0Q1标示标示1. CP CH1，Q1 CH2。触发信源选谁？触发信源选谁？通常选频率低的通道！而不选通常选频率低的通道！而不选CP。 1Q CP 1 2 3

15、 4 5 6 7 8 9 0 1 0 1 0 1 0 1 2 1 1Q CP 1 2 3 4 5 6 7 8 9 0 1 0 1 0 1 0 1 错误错误：信源：信源=CH1正确正确：信源：信源=CH2 2 1 显示情况显示情况2. 观测观测3个以上的波形，应该如何操作？个以上的波形，应该如何操作？ 2Q 1Q CP 1 2 3 4 5 6 7 8 9 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 应依次将所有波形与应依次将所有波形与频率最低频率最低的波形同屏比较！的波形同屏比较！ 2Q 1Q CP 0 1 0 1 0 1 0 1 1 0 0 1 1 CP 具体操作：具体操作

16、： 选择频率最低的信号选择频率最低的信号2Q CH1显示显示 触发信源触发信源选择选择 CH1 依次将依次将其它信号其它信号CP、1Q分别送分别送 CH2显示显示错误的操作：错误的操作：观察观察CP和和1Q观察观察CP和和2Q分别画波形对齐后成了分别画波形对齐后成了321032减计数减计数是是0123012加计数加计数 2Q 1Q CP 1 2 3 4 5 6 7 8 9 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 3. 触发斜率应选上升沿还是下降沿？触发斜率应选上升沿还是下降沿？递增递增计数器计数器 应选应选下降沿触发，下降沿触发，得到从得到从0起始起始递减递减计数器计数

17、器 应选应选上升沿触发，上升沿触发，得到从最大起始得到从最大起始错误触发斜率错误触发斜率以后如果题目要求说明如何设置示波器，则要说明以后如果题目要求说明如何设置示波器，则要说明 触发信触发信源源/电平电平/斜率以及通道耦合的设置。斜率以及通道耦合的设置。 2Q 1Q CP 1 2 3 4 5 6 7 8 9 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 1. CP CH1，1Q CH2。触发信源选谁？触发信源选谁？2. 观测观测3个以上的波形，应该如何操作？个以上的波形，应该如何操作？3. 触发斜率应选上升沿还是下降沿？触发斜率应选上升沿还是下降沿？以频率最低的为标准，依次比

18、较以频率最低的为标准，依次比较应选择频率低的，即应选择频率低的，即CH2递增计数器下降沿；递减计数器上升沿递增计数器下降沿；递减计数器上升沿示波器触发设置小结示波器触发设置小结 四、具体实验内容和要求四、具体实验内容和要求教材教材P149P149面面 硬件电路实验内容硬件电路实验内容 （1 1，2 2，3 3 跳过）跳过）4 4设计组装观察同步三分频电路，波形如图设计组装观察同步三分频电路，波形如图5.15.19.59.55 5设计组装观察可逆的同步模设计组装观察可逆的同步模4 4计数器时序脉冲产计数器时序脉冲产生器，框图如图生器，框图如图 5.1 5.19.69.6。M M0 0递增计数，递

19、增计数，M M1 1递递减计数；另有输出端减计数；另有输出端Z Z输出进位或借位信号。输出进位或借位信号。CP是信号发生器输出的是信号发生器输出的TTL方波（频率方波（频率1KHz）。）。现场验收只对内容现场验收只对内容5，验收时示波器上显示，验收时示波器上显示Q0Q1，频率低（周期长）的信号放屏幕上方以便教师读数，频率低（周期长）的信号放屏幕上方以便教师读数，注意注意自行改换适当的触发自行改换适当的触发设置！设置！实验报告要求实验报告要求1. 实验内容实验内容4的设计步骤和实验电路图。的设计步骤和实验电路图。2. 实验内容实验内容5的实验电路图，简要说明控制可逆的方的实验电路图，简要说明控制

20、可逆的方法，并对应绘出法，并对应绘出M1时时CP、Q0、Q1、Z的波形，的波形，要有坐标系及特征参数标示。要有坐标系及特征参数标示。3. 教材教材P151面思考题面思考题3，4（1）。思考题）。思考题2选做，要先选做，要先找出图中错误。找出图中错误。五、注意事项五、注意事项 n1触发触发器用了器用了CMOS的的CC4027，配合，配合的组合逻辑芯片也尽量用的组合逻辑芯片也尽量用CMOS系列系列n2CMOS芯片芯片（VDD=5V、VSS=地）地）n核对无误后再接入！核对无误后再接入！n3输出端输出端不能短路不能短路(线与线与)！n4多余多余输入端输入端处理方法处理方法 不能悬空不能悬空nCMOS

21、与非门、与门：接与非门、与门：接+5V，并联，并联nCMOS或非门、或门：接或非门、或门：接地，并联地，并联CMOS 40系列系列芯片管脚图芯片管脚图1413121112341098567CC4011 四 2 输入与非门 VDD 4B 4A 4Y 3Y 3B 3A 1A 1B 1Y 2Y 2A 2B VSS1413121112341098567CC4023 三 3 输入与非门 VDD 3C 3B 3A 3Y 1Y 1C 1A 1B 2A 2B 2C 2Y VSS1413121 1123410916567158C C 4 0 2 7 双 上 升 沿 J-K触 发 器 VD D 2Q 2Q 2C P 2RD 2K 2 J 2SD 1Q 1Q 1C P 1RD 1K 1J 1 SD VS SMC14027 CD4027MC14011 CD4011MC14023 CD4023见附录见附录D P344面面除专用芯片，依然只有与非门！除专用芯片，依然只有与非门！满足图满足图5.19.5波形图的三分频电路波形图的三分频电路内容内容4三分频电路三分频电路 Q1Q0=00011000 请自行处理工作电源接入及请自行处理工作电源接入及R、S脚。