第五章常用时序逻辑功能器件1

1、第第5 5章章 同步同步时序电路时序电路常用器件常用器件5.4 计数器计数器5.5 寄存器和移位寄存器寄存器和移位寄存器5.4 计数器计数器一、一、 计数器的功能和分类计数器的功能和分类1、概念：、概念：计数器是一种用来对输入脉冲进行计数的计数器是一种用来对输入脉冲进行计数的时序逻辑电路。时序逻辑电路。2、特点：、特点：（1）时钟脉冲即为计数脉冲。）时钟脉冲即为计数脉冲。（2）计数器实现指定计数范围内计数所需要的状态）计数器实现指定计数范围内计数所需要的状态数目称为计数器的模。数目称为计数器的模。（3）计数器除了完成计数功能外，还可用于实现定）计数器除了完成计数功能外，还可用于实现定时、分频、

2、产生节拍脉冲等特定功能，用途十分广时、分频、产生节拍脉冲等特定功能，用途十分广泛。泛。 5.4 计数器计数器一、一、 计数器的功能和分类计数器的功能和分类3. 计数器的分类计数器的分类按工作方式分：按工作方式分：同步计数器和异步计数器。同步计数器和异步计数器。按功能分：按功能分：加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。按计数器的计数容量按计数器的计数容量(或称模数或称模数)来分：来分：如二进制计如二进制计数器、十进制计数器、二十进制计数器等等。数器、十进制计数器、二十进制计数器等等。计数器计数器的的分析分析计数器计数器的的设计设计电路由电路由触发器触发器构成构成

3、电路由电路由集成组件集成组件构成构成用用触发器触发器实现实现用用集成组件集成组件实现实现4、计数器的研究内容、计数器的研究内容5.4 计数器计数器一、一、 计数器的功能和分类计数器的功能和分类二、二、 异步计数器的分析异步计数器的分析异步计数器的特点：异步计数器的特点：在异步计数器内部，有的在异步计数器内部，有的触发器直接受输入计数脉冲控制，有的触发器触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟则是把其它触发器的输出信号作为自己的时钟脉冲，脉冲，因此各个触发器状态变换的时间先后不因此各个触发器状态变换的时间先后不一，故被称为一，故被称为“ 异步计数器异步计数

4、器 ”。Q2D2Q1D1Q0D0Q2Q1Q0CP计数计数脉冲脉冲三位二进制异步加法计数器三位二进制异步加法计数器例：例：三位二进制三位二进制异步异步加法计数器。加法计数器。Q0Q1Q2 QQ210 0 010101010100 010 1011 0 11 1000 0010 1计数规律：计数规律：逢二进一。逢二进一。三位二进制异步加法计数器三位二进制异步加法计数器Q2D2Q1D1Q0D0Q2Q1Q0CP计数计数脉冲脉冲三位二进制异步加法计数器三位二进制异步加法计数器000001010011100101110111Q3Q2Q1 QQ120 0 0101010101 111 0010 1 10 0

5、00异步计数器优点：异步计数器优点：电路简单、可靠。电路简单、可靠。异步计数器缺点：异步计数器缺点：速度慢。速度慢。000001010011100101110111例：例：三位二进制三位二进制异步异步减法计数器。减法计数器。JKQF3Q3JKQF2Q2JKQF1Q1计数输入 借位输出 RdiiiiiniQQKQJQ1 10三、三、 同步计数器的分析同步计数器的分析同步计数器的特点：同步计数器的特点：在同步计数器内部，各个在同步计数器内部，各个触发器都受同一时钟脉冲触发器都受同一时钟脉冲输入计数脉冲的输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，控制，因此，它们状态的更新几乎是同时的，故

6、被称为故被称为 “ 同步计数器同步计数器 ”。例：例：三位二进制同步加法计数器。三位二进制同步加法计数器。三位二进制同步加法计数器三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲CP分析步骤分析步骤:1. 先列写控制端的逻辑表达式：先列写控制端的逻辑表达式：J2 = K2 = Q1Q0J1 = K1 = Q0J0 = K0 = 1三位二进制同步加法计数器三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲CPiiiiniQKQJQ120120112QQQQQQQn010QQn101012QQQQQn

7、2. 再列写状态转换表，分析其状态转换过程。再列写状态转换表，分析其状态转换过程。0 0 1 0 1 00 0 0 0 0 10 1 0 0 1 10 1 1 1 0 01 0 0 1 0 11 0 1 1 1 01 1 0 1 1 1 1 1 1 0 0 0 Q2 Q1 Q0 Q2 Q1 Q0 现态现态 次态次态n+1n+1n+120120112QQQQQQQn010QQn101012QQQQQn000001010011100101110111CPQ0Q1Q23. 还可以用波形图显示状态转换表。还可以用波形图显示状态转换表。Q0的输出的波形的频率是的输出的波形的频率是CP的的1/2。Q1的输

8、出的波形的频率是的输出的波形的频率是CP的的1/4。Q2的输出的波形的频率是的输出的波形的频率是CP的的1/8。二分频二分频四分频四分频八分频八分频说明：说明： 计数器计数之前应清零。但初始数据可以计数器计数之前应清零。但初始数据可以人为地置入。人为地置入。 计数器的位数视需要而定。计数器的位数视需要而定。N个触发器具有个触发器具有2n个状态，称为以个状态，称为以2n为模的计数器（或模为模的计数器（或模2n计数计数器），其计数容量为器），其计数容量为2n-1。 异步二进制计数器也称为纹波计数器。异步二进制计数器也称为纹波计数器。 同步计数器的计数速度比异步计数器高，同步计数器的计数速度比异步计

9、数器高，但电路较复杂。但电路较复杂。 四、任意进制计数器的分析四、任意进制计数器的分析1. 写出控制端的逻辑表达式。写出控制端的逻辑表达式。J1 = K1 1 J3 =Q1Q2 ， K3 Q1 例例1：分析步骤：分析步骤：JCPKQJKQF3F11JKQF2J2 = Q1Q3 ， K2 Q1 iiiiniQKQJQ13132113QQQQQQn111QQn2123112QQQQQQn2. 再列写状态转换表，分再列写状态转换表，分析其状态转换过程：析其状态转换过程：所分析的电路为所分析的电路为同步六进制加法计数器同步六进制加法计数器。iiiiniQKQJQ13132113QQQQQQn111QQ

10、n2123112QQQQQQn0 0 1 0 1 00 0 0 0 0 10 1 0 0 1 10 1 1 1 0 01 0 0 1 0 11 0 1 0 0 01 1 0 1 1 1 1 1 1 0 0 0 Q3 Q2 Q1 Q3 Q2 Q1 现态现态 次态次态n+1n+1n+10000010101111100111001014. 检验其能否自动启动检验其能否自动启动 ？3. 还可以用波形图显示状态转换表还可以用波形图显示状态转换表( 略略 )1. 写出控制端的逻辑表达式。写出控制端的逻辑表达式。D2=Q1 D4=Q3 例例2：分析步骤：分析步骤：D3=Q2 314QQn112QQn213Q

11、QnDCPQDQF3F1DQF2DQF443414311QQQQQQQD4341111QQQQDQn2. 状态转换表：状态转换表：该电路为格雷码的该电路为格雷码的八进制计数器八进制计数器该电路不会该电路不会“挂起挂起” Q4Q3Q2Q1 Q4 Q3 Q2 Q1 n+1n+1n+1314QQn112QQn213QQn4341111QQQQDQnn+10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1

12、10 1 0 10 1 1 11 0 0 01 0 1 11 1 0 01 1 1 10 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 00010110110010100000010000111110000110001101010110110010111111110用触发器构成的计数器电路的分析用触发器构成的计数器电路的分析首先写出触发器的首先写出触发器的控制端的逻辑表达式控制端的逻辑表达式再列写计数器再列写计数器的状态转换表的状态转换表获得计数器的模获得计数器的模(即进制数即进制数)最后需检验计数器的可靠性最后需检验计数器的可靠性五

13、、五、 计数器的设计计数器的设计 计数器的设计方法很多，可分为两类：一是根据要求计数器的设计方法很多，可分为两类：一是根据要求用触发器用触发器( Flop-Flip)构成，再就是利用具有特定功能的中规构成，再就是利用具有特定功能的中规模集成组件适当连接而成。模集成组件适当连接而成。1、利用触发器设计某计数电路、利用触发器设计某计数电路例：例：数字控制装置中常用的步进电动机有数字控制装置中常用的步进电动机有 A、B、C 三个绕三个绕组。电动机运行时要求三个绕组以组。电动机运行时要求三个绕组以 AAB B BC C CA再回到再回到A的顺序循环通电，试设计一个电路实现之。的顺序循环通电，试设计一个

14、电路实现之。设计步骤设计步骤(分分7步步)如下：如下：(1) 根据任务要求，确定计数器的模数和所需的触发器个数。根据任务要求，确定计数器的模数和所需的触发器个数。本任务所需计数器的模数为本任务所需计数器的模数为 6 ，所以触发器的个数为，所以触发器的个数为 3 。(2) 确定触发器的类型。确定触发器的类型。最常用的触发器有最常用的触发器有 D触发器和触发器和JK触发器，本任务中选用触发器，本任务中选用JK触发器。触发器。001011010110100101(3) 列写状态转换表或转换图。列写状态转换表或转换图。用三个触发器的输出端用三个触发器的输出端QA、QB、QC分别控制电动机的三个绕组分别

15、控制电动机的三个绕组A、B、C，并以，并以“1”表示通电，表示通电，“0”表示不通电。以表示不通电。以QCQBQA 为序排为序排列：列：(4) 根据所选触发器的激励表，确定各个触发器在根据所选触发器的激励表，确定各个触发器在状态转换时对控制端的电平要求。状态转换时对控制端的电平要求。步进电动机绕组通电激励表步进电动机绕组通电激励表Q n Q n+1 J KJK触发器的驱动表触发器的驱动表0 0 0 d0 1 1 d1 0 d 11 1 d 0 0 0 1 0 1 1 0 d 1 d d 0 0 1 1 0 1 0 0 d d 0 d 1 0 1 0 1 1 0 1 d d 0 0 d 1 1

16、0 1 0 0 d 0 d 1 0 d 1 0 0 1 0 1 d 0 0 d 1 d 1 0 1 0 0 1 d 1 0 d d 0 原原 状状 态态 下下 状状 态态 对各控制端的电平要求对各控制端的电平要求 QC QB QA QC QB QA JC KC JB KB JA KA n+1n+1n+1(5) 写出各个控制端的逻辑表达式。写出各个控制端的逻辑表达式。JC = QA KC = QA JB = QC KB = QC JA = QB KA = QB AAB B BC C CA再回到再回到AJC = QA KC = QA JB = QC KB = QC JA = QB KA = QB

17、RDQCQCJCKCQBQBJBKBJAQAQAKARDSD预置数预置数计数脉冲计数脉冲CP(6) 画出计数器的逻辑电路图。画出计数器的逻辑电路图。RDQCQCJCKCQBQBJBKBJAQAQAKARDSD预置数预置数计数脉冲计数脉冲CP(6) 画出计数器的逻辑电路图。画出计数器的逻辑电路图。(7) 检验该计数电路能否自动启动。检验该计数电路能否自动启动。 本计数电路有三个触发器，可有八个状态组合，本计数电路有三个触发器，可有八个状态组合，可是只用去六个，尚有两可是只用去六个，尚有两 个未利用，因此需要检验个未利用，因此需要检验一下，若不能自行启动要进行修改。一下，若不能自行启动要进行修改。

18、2、利用集成功能组件设计计数电路、利用集成功能组件设计计数电路（1） 二二 - 五五 - 十进制计数器十进制计数器 74LS90A、结构和工作原理简介、结构和工作原理简介CPACPBR 0(1)R 0(2)R 9(2)R 9(1)NCNCVCCQAQDQBQCGND1234567141312111098QAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)CPBCPA74LS9074LS 90管脚分布图管脚分布图CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)R 9(2)R

19、 9(1)QAQBQCQD 74LS90 内部含有两个独立的内部含有两个独立的 计数电路：计数电路：一个是模一个是模 2 计数计数器器(CPA为其时钟，为其时钟，QA为其输出端为其输出端)，另一个是模，另一个是模 5 计数器计数器(CPB为其时钟，为其时钟，QDQCQB为其输出端为其输出端)。 外部时钟外部时钟CP是先送到是先送到CPA还还 是先送到是先送到CPB，在，在QDQCQBQA这四个输出端会形成不同的码制。这四个输出端会形成不同的码制。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90R 0(1) R 0(2) R 9(1) R 9(2) QD

20、QC QB QA d d 1 1 1 0 0 1 1 1 0 d 0 0 0 0 1 1 d 0 0 0 0 0 0 d 0 d 0 d d 0 d 0 0 d d 0 d 0 计数状态计数状态74LS 90功能表功能表QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)R 9(2)R 9(1)QAQBQCQD 1. 74LS 90在在“计数状态计数状态”或或“清零状态清零状态”时，均要求时，均要求R 9(1)和和R 9(2)中至少有一个必须为中至少有一个必须为“0”。 2. 只有在只有在R 0(1)和和R 0(2)同时为同时为 “1”时，它才进入时，它才进入“清零状态清零

21、状态”；否则否则 它必定处于它必定处于“计数状态计数状态”。 情况一：情况一：计数时钟先进入计数时钟先进入CPA时的计数编码。时的计数编码。CPACPCPBQBQDQCQA25QD QC QB 0 0 00 0 10 1 00 1 11 0 0QD QC QB CPB QA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 结论：结论：上述连接方式形成上述连接方式形成 8421 码码。QD QC QB CPB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0

22、 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进十进 制数制数情况情况 二：二： 计数时钟先进入计数时钟先进入CPB时的计数编码。时的计数编码。CPACPQA2CPBQBQDQC5QD QC QB 0 0 00 0 10 1 00 1 11 0 0结论：结论：上述连接方式形成上述连接方式形成 5421 码。码。 0 0 0 0 QA QD QC QB CPA 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1

23、0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 QA QD QC QB CPA 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进十进 制数制数 例例1：构成构成BCD码码六进六进制计数器。制计数器。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90方法：令方法：令 R0(1) = QB ， R0(2) = QCCPB、 74LS90的应用的应用QD QC QB QA0 0 0 0 00

24、0 0 1 1 0 0 1 0 20 0 1 1 30 1 0 0 40 1 0 1 5 0110 0000R 0(1)和和R 0(2)同时为同时为 “1”， R 9(1)和和R 9(2)中至少有一个中至少有一个必须为必须为“0”时，它才进入时，它才进入“清零状态清零状态”；CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP讨论：讨论：下述接法行不行下述接法行不行 ? 错在何处错在何处 ?注意：注意：输出端不可相互短路输出端不可相互短路 ！CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP& 例例2：用

25、两片用两片74LS 90构成构成 36 进制进制8421码码计数器。计数器。QD QC QB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进十进 制数制数问题分析：问题分析： 从右面的状态转换表从右面的状态转换表 中可以中可以看到：个位片的看到：个位片的 QD可以给十位可以给十位片提供计数脉冲信号。片提供计数脉冲信号。1. 如何解决片间如何解决片间进位问题进位问题 ？2. 如何满足如何满足“ 36 进制进制 ”的

26、要求？的要求？ 当出现当出现 (0011 011036)状态状态时，个位十位同时清零。时，个位十位同时清零。 R 0(1)和和R 0(2)同时为同时为 “1”， R 9(1)和和R 9(2)中至少有一个必须中至少有一个必须为为“0”时，它才进入时，它才进入“清零状清零状态态”；CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(十位十位)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(个位个位)&CP 例例2：用两片用两片74LS 90构成构成 36 进制进制8421码码计数器。计数器。例例3：用用74

27、LS 90构成构成 5421 码的码的六六进制计数器。进制计数器。 0 0 0 0 0 QA QD QC QB 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进十进 制数制数至此至此结束结束在此状态在此状态下清零下清零异步清零，此状态出现时间极异步清零，此状态出现时间极短，不能计入计数循环。短，不能计入计数循环。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲8421码制下码制下

28、： 在在QDQCQBQA 0110 时清零时清零同为六进制计数器，两种码制不同接法的同为六进制计数器，两种码制不同接法的比较比较：5421码制下：码制下：在在QAQDQCQB 1001 时清零时清零CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲（2） 四位二进制同步计数器四位二进制同步计数器 74LS163 前面所讲述的前面所讲述的74LS 90其清零方式通常称为其清零方式通常称为“ 异异步清零步清零 ”，即只要，即只要

29、Q 0(1) = Q 0(2) = 1，不管有无时钟，不管有无时钟信号，输出端立即为信号，输出端立即为 0；而且它的计数方式是异步的，；而且它的计数方式是异步的，即即CP不是同时送不是同时送 到每个触发器。到每个触发器。下面将要讲述的下面将要讲述的74LS163，不但，不但 计数方式是同步计数方式是同步的，而且它的清零方式的，而且它的清零方式 也是同步的：即使控制端也是同步的：即使控制端CLR0，清零目的真正实现还需等待下一个时钟脉，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实。这就是冲的上升沿到来以后才能够变为现实。这就是“ 同步同步清零清零 ”的含义。的含义。161

30、51413121110123456789QAQDQDQCQBQAQBQCVCCTTPPCPAABBCCDDCLRLOADENABLERC串行进串行进 位输出位输出 允许允许允许允许GND时钟时钟清除清除输出输出数据输入数据输入置入置入74LS16374LS 163 管脚图管脚图A、 74LS163 的介绍的介绍TPRCA B C DQBQCQDQALOADCLR74LS16374LS163功能表功能表1 1 1 1 计计 数数0 1 1 1 X 保保 持持 1 0 1 1 X 保持保持 ( RC=0 ) X X 0 1 并并 行行 输输 入入X X X 0 清清 零零P T LOAD CLR

31、CP 功功 能能 清除清除置入置入ABCD时钟时钟允许允许 P允许允许 TQAQBQCQD串行进串行进 位输出位输出输输出出数据数据 输入输入 例例1：用一片用一片74LS163构成六进制计数器。构成六进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个六个 稳态稳态准备清零：准备清零： 使使 CLR 0TPRCA B C DQBQCQDQALOADCLR74LS163&+5VCPB、 74LS163 的应用的应用在在QDQCQBQA 0110 时时立即清零立即清零 。比较比较 用用74LS 90与与用用74LS 1

32、63构成六进制计数器构成六进制计数器:在在QDQCQBQA 0101 时时 准备清零准备清零 。TPRCA B C DQBQCQDQALOADCLR74LS163&+5VCPCPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲例例2：用用74LS163构成二十四进制计数器。构成二十四进制计数器。(1). 需要两片需要两片74LS163；(2). 为了提高运算速度，使用同步计数方式。为了提高运算速度，使用同步计数方式。TPRCA B C DQBQCQDQALOADCLR74LS163TPRCA B C DQBQCQDQALOADC

33、LR74LS163+5V+5V, , , , CPCLR 应该在应该在 QDQCQBQA QDQCQBQA 0001 0111 时准备清零。时准备清零。, , , , QDQCQBQA QDQCQBQA , , , ,CLR =六、六、 计数器的应用举例计数器的应用举例 例例1：数字频率计原理电路的设计。数字频率计原理电路的设计。清零清零计数计数1 秒钟秒钟显示显示译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA数字频率计原理图数字频率计原理图1Hz !计数器：用计数器：用于确定清零、于确定清零

34、、计数、显示计数、显示的时间。的时间。根据计数器根据计数器的状态确定的状态确定何时清零、何时清零、何时计数、何时计数、何时显示。何时显示。被测信号被测信号Q2Q1Q0=001、101时：时：ux作为作为CPA被送入被送入计数器进行计数计数器进行计数 1. 计数显示部分计数显示部分1110译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动手动清零清零CPR 0(1)R 0(2)CPAQ2Q1Q0=100、000时：时：计数器清零计数器清零译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动手动清

35、零清零CPR 0(1)R 0(2)CPA1011译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动手动清零清零CPR 0(1)R 0(2)CPAQ2Q1Q0=010、011、111、110时：时：ux被封锁，计被封锁，计数器输出保持。数器输出保持。002. 循环计数器部分循环计数器部分1200112QQDQDQD 自动时自动时:译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPAQ2 Q1 Q00 0 10 1 11 1 11 1 01 0 0Q2

36、Q1Q0组成五进组成五进制计数器：制计数器：计数计数清零清零显示显示手动时：手动时：1DQDQD00112 Q2Q1Q0的状态的状态转换关系转换关系000001011111计数计数显示显示手动清零手动清零译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA自动测量过程：自动测量过程：000001011111110100手动清零手动清零计数计数显示显示显示显示显示显示自动清零自动清零1秒秒3秒秒1秒秒手动测量过程：手动测量过程：手动清零手动清零计数计数显示显示显示显示0000010111111秒秒例例

37、2. 电子表电路。电子表电路。功能说明：功能说明：2. 只显示只显示 1、2、3、 9、10、11、12 ，十，十位不显示位不显示 “0” !1. 只计只计 12 个小时；个小时；小时脉冲小时脉冲 QA QDQCQB Q 显示结果显示结果 0 0 0 0 0 1 1 1 0 0 0 1 0 2 2 0 0 0 1 1 3 3 0 0 1 0 0 4 4 0 0 1 0 1 5 5 0 0 1 1 0 6 6 0 0 1 1 1 7 7 0 1 0 0 0 8 8 0 1 0 0 1 9 9 1 0 0 0 0 1 0 10 1 0 0 0 1 1 1 11 1 0 0 1 0 1 2 12 1

38、 0 0 1 1 1 3 0 0 0 0 1 1十位十位个个 位位清零清零如何实现如何实现?小时脉冲小时脉冲 QA QDQCQB Q 显示结果显示结果 0 0 0 0 0 1 1 1 0 0 0 1 0 2 2 0 0 0 1 1 3 3 0 0 1 0 0 4 4 0 0 1 0 1 5 5 0 0 1 1 0 6 6 0 0 1 1 1 7 7 0 1 0 0 0 8 8 0 1 0 0 1 9 9 1 0 0 0 0 1 0 10 1 0 0 0 1 1 1 11 1 0 0 1 0 1 2 12 1 0 0 1 1 1 3 0 0 0 0 1 1十位十位个个 位位清零清零CLR = Q

39、AQBQR 0(1) = QAQBQR 0(2) = 1数数字字表表整整体体框框图图QAQDQCQBQD C B A74LS48显示显示显示显示bc 7 4 L S 9 07个位个位十位十位74LS20清零清零清零清零小时脉冲小时脉冲 JKDCP一个一个D触发器触发器组成组成1位的数位的数码寄存器码寄存器CP上升沿，上升沿，Q =DCP高电平、低电平、高电平、低电平、下降沿，下降沿，Q不变不变RDSDDCPQQ5.5 寄存器寄存器 寄存器是计算机的主要部件之一，它用来暂时寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。存放数据或指令。5.5 寄存器寄存器 一、一、 数码寄存器数码寄存器

40、Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接收接收脉冲脉冲( CP )寄存器是计算机的主要部件之一，它用来暂时寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。存放数据或指令。四位数码寄存器四位数码寄存器由由4D集成电路集成电路74LS175组成组成4位二进制数寄存器位二进制数寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GNDR CP 1D 2D 3D 4D 1Q 2Q 3Q 4QL d d d d d L L L LH 1D 2D 3D 4D 1D 2D 3D 4DH H d

41、d d dH L d d d d保持由由4D集成电路集成电路74LS175组成组成4位二进制数寄存器位二进制数寄存器高电平高电平D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V 74LS175（电源（电源CP 1D2D3D4D1Q2Q3Q4Q4D锁存器锁存器4位二进制数位二进制数数码寄存器数码寄存器(续续)由由8D集成电路集成电路74LS273组成组成8位二进制数寄存器位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V 74LS2731D8D1Q8Q8D锁存器锁存器Q4Q5Q6Q7D4D5D6D7 CP8位二进制数位二进制数D7D0数码寄存器用于计算机数码寄存器用于计算

42、机 并行输入并行输入/输出接口输出接口外部设备外部设备(打印机打印机)8D锁存器锁存器1D8D1Q8QCPD7D0计算机计算机CPU控制信号控制信号计算机计算机CPU数据总线数据总线输出接口输出接口计算机总线画法计算机总线画法:一条粗线代表一条粗线代表8条线条线二、二、 移位寄存器移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数据，在数据，在每个移位脉冲的作用下，向左或向右移动一位。每个移位脉冲的作用下，向左或向右移动一位。根据根据移位方向移位方向，常把它分成三种：，常把它分成三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位

43、(c)1、移位寄存器、移位寄存器根据移位数据的输根据移位数据的输入输出方式入输出方式，又，又可将它分为四种：可将它分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出串串行输行输入入串串行输行输出出串串行输行输入入并并行输行输出出并并行输行输入入串串行输行输出出并并行输行输入入并并行输行输出出：SDQQ DQQ DQQ DQQ D&A0A1A2A3RDCLRLOAD移位移位脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清零清零脉冲脉冲四位并入四位并入 - 串出的左移寄存

44、器串出的左移寄存器初始状态：初始状态： 设设A3A2A1A0 1011在存数脉冲作用下，在存数脉冲作用下， Q3Q2Q1Q0 1011 。D0 0D1 Q0D2 Q1D3 Q2下面将重点下面将重点讨论蓝颜色讨论蓝颜色电路电路移位移位寄存器寄存器的工的工作原理。作原理。QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出3210D0 0D1 Q0D2 Q1D3 Q2QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出32101 0 1 10 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0

45、0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初态 Q3Q2Q1Q0 1011用波形图表示如下：用波形图表示如下：Q3Q2Q1Q0CP110100110011000000000001四位串入四位串入 - 串出的左移寄存器：串出的左移寄存器：D0 LD1 Q0D2 Q1D3 Q2四位串入四位串入 - 串出的右移寄存器：串出的右移寄存器：D1 Q2D2 Q3D3 RD0 Q1QQ DQQ DQQ DQQ DCP串行串行输出输出3210串行串行输入输入QDQQ3DQDQDCP串行串行输出输出Q1Q2Q0串行串行输入输入双向移位寄存器的构成：双向移位寄存器的构成：只要设置一个控制端只要设置一个控制端S，当当S0 时左移；而当时左移；而当S1时右移即可。集成组件时右移即可。集成组件 电路电路74LS194就是这样的多功能移位寄存器。就是这样的多功能移位寄存器。2、循环移位寄存器、循环移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP经经4个个