第6章 时序逻辑电路11-7(调整序列码).

1、第六章第六章 时序逻辑电路时序逻辑电路c 第一节第一节 寄存器寄存器c 第二节第二节 计数器计数器c 第三节第三节 一般时序电路一般时序电路数字逻辑电路数字逻辑电路组合逻辑电路组合逻辑电路 组合电路组合电路时序逻辑电路时序逻辑电路 时序电路时序电路 功能上：功能上：任何时刻的稳定输出，不仅任何时刻的稳定输出，不仅与与该时刻该时刻输入输入 有关有关，还，还与与电路电路原状态有关原状态有关，即与以前的，即与以前的 输入有关。输入有关。 结构上：结构上：由组合电路和存贮电路组成。由组合电路和存贮电路组成。 时序电路特点时序电路特点时序电路一般结构时序电路一般结构按有无统一时钟脉冲分按有无统一时钟脉冲

2、分同步同步 有统一有统一CPCP，状态变更与，状态变更与CPCP同步。同步。异步异步 无统一无统一CPCP，状态变更不同步，逐级进，状态变更不同步，逐级进行。行。 时序电路分类时序电路分类按输出信号特点分按输出信号特点分米里型米里型 输出信号不仅与存贮状态有关输出信号不仅与存贮状态有关, ,还与外部输入有关。还与外部输入有关。莫尔型莫尔型 输出信号仅与存贮状态有关。输出信号仅与存贮状态有关。按通用性功能分按通用性功能分典型时序典型时序 移存器、计数器、序列信号发生移存器、计数器、序列信号发生/ /检测器检测器一般时序一般时序 任意时序逻辑命题任意时序逻辑命题外部输入改变存储状外部输入改变存储状

3、态态, ,状态改变输出状态改变输出时序电路的状态表和状态图时序电路的状态表和状态图状态表状态表 反映时序电路的输出反映时序电路的输出Z Z、次态、次态y yn n1 1、输入、输入x x和现和现态态y yn n之间的逻辑关系和状态转换规律的表格。之间的逻辑关系和状态转换规律的表格。Q Q1 1Q Q0 00 00 00 10 11 01 01 11 111/111/100/000/001/001/010/010/001/001/010/010/011/011/000/100/10 10 1X X现态现态输入输入次态次态/ /输出输出减计数减计数加计数加计数状态图状态图表示时序电路的状态、状态转

4、换条件、方向、及表示时序电路的状态、状态转换条件、方向、及状态转换规律。状态转换规律。米里型米里型莫尔型莫尔型y ny n1X/Z（输出与状态、（输出与状态、输入有关）输入有关）（输出仅与状态有关）（输出仅与状态有关）y n/Zy n1 /ZX实际时序电路中实际时序电路中, ,若有若有n n个触发器个触发器( (记忆单元记忆单元),),一般有一般有N N个状态个状态,2,2n-1n-1N2N2n n。暂时存放数据或二进制代码的电路。暂时存放数据或二进制代码的电路。分类分类数码寄存数码寄存移位寄存移位寄存1、功能、功能 接收、存贮、传送数码。接收、存贮、传送数码。2、构成、构成 一个触发器能存一

5、位二进制信息，存一个触发器能存一位二进制信息，存n n位位B B 码要用码要用n n个触发器；个触发器； 各种触发器均可，但以各种触发器均可，但以D D触发器构成最简单。触发器构成最简单。1 寄存器寄存器寄存器：寄存器：一、数码寄存器一、数码寄存器3、分类、分类 有单拍、双拍之分有单拍、双拍之分单拍单拍 只要接收指令到，就可存贮。多用只要接收指令到，就可存贮。多用D触发器。触发器。双拍双拍 需要清零和接收两步完成，多需要清零和接收两步完成，多RS触发器。触发器。拍：脉冲。拍：脉冲。单拍单拍用用1 1个个 脉冲脉冲双拍双拍用用2 2个个 脉冲脉冲准备好数据，有准备好数据，有CPCP时时Q Qn

6、nD Dn n第第1 1拍：清零，拍：清零，第第2 2拍：存数。拍：存数。4、集成寄存器举例：、集成寄存器举例：74LS175特点：特点： 四位数码寄存器四位数码寄存器 由维持阻塞由维持阻塞D D触发器构成触发器构成 附加控制功能附加控制功能异步清零异步清零注注: :有的有的寄存器还具有寄存器还具有三态控制、保持控制等功能。三态控制、保持控制等功能。 （如（如CC4076CC4076）74LS175工作波形工作波形t1 t2 t3 Q0RdD0cpcpRd=1,Rd=1,清清0 0D1 D2 D3、 Q1 Q2 Q3波形略波形略存存1 1个个数数据据占占用用1 1个个cpcp功能：功能：寄存，

7、移位。寄存，移位。构成：构成：相同的寄存单元（无空翻触发器）相同的寄存单元（无空翻触发器） 共用统一的时钟脉冲（同步工作）共用统一的时钟脉冲（同步工作）分类：分类：单向、双向单向、双向二、移位寄存器二、移位寄存器移位：按指令移位：按指令(cp),触发器状态可触发器状态可向左右相邻的触发器传递。向左右相邻的触发器传递。（1）电路：）电路：4 4个相同寄存单元个相同寄存单元(4(4个个JKJK触发器触发器) )； 同步同步cpcp为移位指令；为移位指令；Qn+1 =JQ+KQ移移1(即即: Qn+1 =1) J=1，K=0移移0(即即: Qn+1 =0) J=0，K=11、单向移位寄存器（、单向移

8、位寄存器（4位，右移为例，位，右移为例，JK触发器构成）触发器构成）Q0Q1Q2Q3DcpRD串入串入(数据端数据端)并出并出(数据端数据端)串出串出（数据端）（数据端）（2）移位状态表）移位状态表并出并出DcpQ0Q1Q2Q3RD1 0 1 1 状态状态 串入串入 移位脉冲移位脉冲Q Q3 3 Q Q2 2 Q Q1 1 Q Q0 0 1 1 0 1 1 1 0 10 0 0 0 1 1 0 1 00 0 0 0 1 1 0 1 00 0 0 1 1 0 1 10 0 0 1 1 0 1 11 1 0 1 41 1 0 1 40 0 1 1 0 1 20 0 1 1 0 1 20 1 1 0

9、 1 30 1 1 0 1 3DcpQ0Q1Q2Q3RD1 0 1 1（3）移位寄存器的工作波形）移位寄存器的工作波形CPDQ0Q1Q2Q3 1 11 10 01 11 11 11 11 11 11 10 01 10 01 11 10 00 01 11 11 14 4个脉冲以后个脉冲以后可从可从Q Q0 0Q Q3 3并并行行输出输出110111018 8个脉冲以后个脉冲以后可从可从Q Q3 3串行串行输出输出110111010 00 00 00 01 10 01 11 11 10 00 00 01 11 10 00 00 01 11 10 00 00 00 00 00 01 10 01 10

10、 00 01 10 00 00 00 01 1（1）选通门）选通门与或逻辑，与或逻辑，2选选1数据选择器数据选择器1F=AX+BXX=1,F=AX=0,F=BABF&X2、并行输入移位寄存器、并行输入移位寄存器可预置数的可预置数的移移位寄存器位寄存器X:X:控制信号控制信号（2）电路（）电路（4位，右移，位，右移，JK触发器构成触发器构成）X X控制信号：控制信号：X X0 0，置数；，置数； X X1 1，右移。，右移。DrDr右移数据输入端。右移数据输入端。D3D3D0D0并行数据输入端。并行数据输入端。（3）移入数据可控的并行输入移位寄存器）移入数据可控的并行输入移位寄存器ZNX

11、QMXQXDZ33333, 1NQQMZX3, 0DZX同步（并行）置数同步（并行）置数右移右移右移数据由右移数据由MNMN组合而定组合而定 M N QM N Q3 3n+1n+1 0 0 0 0 置置0 0 0 1 Q 0 1 Q3 3不变不变 1 0 Q1 0 Q3 3计翻计翻 1 1 1 1 置置1 13、双向移位寄存器、双向移位寄存器加选通门构成。加选通门构成。X X控制信号：控制信号：X X0 0，左移，左移， X X1 1，右移，右移，DrDr右移数据输入端；右移数据输入端；D DL L左移数据输入端。左移数据输入端。双向移位寄存器示例，双向移位寄存器示例，X X控制信号：控制信号

12、：X X0 0，左移，左移， X X1 1，右移，右移，（1）74LS194：4、集成双向移位寄存器、集成双向移位寄存器4 4位：位：194194、195195等等8 8位：位：164164、198198等等输入输入Cr 清零清零 CP时钟时钟01 S S制制控控 串行输入串行输入并行输入并行输入号号序序输出输出RL D D 右移右移左移左移 3210DDDD 3210QQQQ说明说明功能功能1 12 23 34 45 56 67 78 80 01 11 11 11 11 11 11 11 1 1 11 11 01 01 01 00 10 10 10 10 00 0 1 1 0 0 1 1 0

13、 0 D0D0 D1D1 D2D2 D3D30 0 0 00 0 0 0Q Q0 00 0 Q Q1 10 0 Q Q2 20 0 Q Q3 30 0D0D0 D1D1 D2D2 D3D3Q Q1 1n n Q Q2 2n n Q Q3 3n n 1 1Q Q1 1n n Q Q2 2n n Q Q3 3n n 0 01 1 Q Q0 0n n Q Q1 1n n Q Q2 2n n0 0 Q Q0 0n n Q Q1 1n n Q Q2 2n nQ Q0 00 0 Q Q1 10 0 Q Q2 20 0 Q Q3 30 0除除清清 持持保保 并行置数并行置数串入左移串入左移串入左移串入左移串

14、入右移串入右移串入右移串入右移持持保保 左移左移, ,右移右移, ,并入并入, ,保持保持4 4种功能，种功能，双变量控制双变量控制S S1 1、S S0 0。( (功能表功能表P142)P142)功能：功能：M M0 03 3无无“”表示上表示上升沿有效。升沿有效。附：图形符号附：图形符号 公共控制框公共控制框 总限定符号：总限定符号：SRG4 方式关联方式关联M0M0M3M3：四种方式四种方式 M0M0 方式方式0 0 保持保持 M1M1 方式方式1 1 右右( (下下) )移移 M2M2 方式方式2 2 左左( (上上) )移移 M3M3 方式方式3 3 并入并入( (同步置数同步置数)

15、 ) 控制关联控制关联Cm：C4 公共输出框公共输出框扩展应用：扩展应用：2片片194 实现实现8位双向移位寄存器位双向移位寄存器（2） 194应用：应用： 194应用举例：应用举例： 逻辑电路及逻辑电路及cpcp、S1S1、S0S0如图，说明功能，即如图，说明功能，即t t4 4时刻，时刻，输出输出F F与二进制与二进制M M、N N在数值上的关系。假定在数值上的关系。假定M M、N N的状态始终的状态始终不变。不变。t tt t4 4t t3 3t t2 2t t1 1t tt tt tS S1 1S S0 0cpcp1 1cpcp2 2注注:283:283全加器全加器 194194双向移

16、位寄存器双向移位寄存器t tt t4 4t t3 3t t2 2t t1 1t tt tt tS S1 1S S0 0cpcp1 1cpcp2 2解解: :思路思路: :按时间分析按时间分析t t1 1 : :S S1 1S S0 0=11=11194194并行置数并行置数全加器输出全加器输出283(2)283(1)283(2)283(1): :A A口口:0000M:0000M3 3M M2 2M M1 1M M0 0B B口口:0000N:0000N3 3N N2 2N N1 1N N0 0F=M+NF=M+Nt t2 2 : :S S1 1S S0 0=01=01 194194右移右移1

17、94194执行执行:M:M2,N2,N2 2 F=2M+2NF=2M+2Nt t3 3 : :S S1 1S S0 0=01=01 194(1,2)194(1,2)右移右移,194(3,4),194(3,4)维持维持( (无无cpcp2 2) )F=2F=22M+2N=4M+2N2M+2N=4M+2Nt t4 4 : :S S1 1S S0 0=01=01 194(1,2)194(1,2)右移右移,194(3,4),194(3,4)维持维持( (无无cpcp2 2) )F=2F=24M+2N=8M+2N4M+2N=8M+2N所以所以t t4 4时刻时刻,F=8M+2N,F=8M+2N（2）环形

18、计数器）环形计数器Q3Q2Q1Q01000 0100 0010 0001设初始状态设初始状态=1000=1000，则可依次循环变化，则可依次循环变化, ,有效循环有效循环:5、移位寄存器的应用、移位寄存器的应用（1）实现数据串）实现数据串/并转换（例略）并转换（例略）4 4个个D D触发器构成的右移移位寄存器触发器构成的右移移位寄存器, ,首尾相接即首尾相接即D0=Q3D0=Q3；优点优点: :电路结构简单电路结构简单; ;有效状态只含一个有效状态只含一个1 1（或（或0 0）, ,不需不需 要另加译码电路。要另加译码电路。缺点缺点: :状态利用率低。状态利用率低。2 24 4=16=16个状

19、态中只用了个状态中只用了4 4个状态个状态 (2(2n nn n个没用个没用) )。特点特点: :Q3Q2Q1Q0D0D01000 0100 0010 0001（3）扭扭环形计数器环形计数器Q3Q2Q1Q0Q3D0D0将反馈逻辑函数取为将反馈逻辑函数取为D0=Q3D0=Q3，则构成扭环形计数器；，则构成扭环形计数器；有效循环有效循环: 0000 1000 1100 1110 0001 0011 0111 1111优点优点: :状态利用率提高一倍，且每次状态更新只有一个状态利用率提高一倍，且每次状态更新只有一个 触发器改变状态，因此译码时不会产生竞争冒险。触发器改变状态，因此译码时不会产生竞争冒

20、险。缺点缺点: :状态利用率低。状态利用率低。2 24 4=16=16个状态中只用了个状态中只用了8 8个状态个状态 (2(2n n2n2n个没用个没用) )。特点特点: :Q3Q2Q1Q0Q3D0D000010011011111110000100011001110一组特定的串行数字信号称为序列信号，一组特定的串行数字信号称为序列信号， 产生序列信号的电路称为序列信号发生器。产生序列信号的电路称为序列信号发生器。例：用例：用8 8选选1 1数据选择器组成数据选择器组成1110100011101000序列信号。序列信号。6、序列信号发生器、序列信号发生器（1）用数据选择器实现）用数据选择器实现

21、（修改（修改D0-D7D0-D7的高、低电平值即可得任意序列信号）的高、低电平值即可得任意序列信号）地址产生器输出从000111不断循环151151例：例：用用3 3位移位寄存器产生位移位寄存器产生0001011100010111序列信号。序列信号。（设序列信号位数为（设序列信号位数为m m，移位寄存器个数为，移位寄存器个数为n n，应取，应取2 2n nmm）列移位状态表列移位状态表确定确定D D0 0的取值：的取值： 求驱动方程为：求驱动方程为：D0 =Q2Q1Q0+Q2Q0 +Q2Q1（2）用移位寄存器加反馈电路实现）用移位寄存器加反馈电路实现态序态序序列序列Q Q2 2 Q Q1 1

22、Q Q0 0D D0 00 0 0 0 10 0 0 0 11 0 0 0 1 01 0 0 0 1 02 0 0 1 0 12 0 0 1 0 13 0 1 0 1 13 0 1 0 1 14 1 0 1 1 14 1 0 1 1 15 0 1 1 1 05 0 1 1 1 06 1 1 1 0 06 1 1 1 0 07 1 1 0 0 07 1 1 0 0 08 1 0 0 0 18 1 0 0 0 11 1 1 11 1 1 100 01 11 1000 01 11 100 01 1Q Q1 1Q Q0 0Q Q2 2D D0 0设定初始设定初始状态及移状态及移入数据入数据逻辑图逻辑图

23、D0 =Q2Q1Q0+Q2Q0 +Q2Q1 若反馈式移位寄存器的反馈函数为若反馈式移位寄存器的反馈函数为异或异或函数，则产函数，则产生的脉冲序列信号为线性脉冲序列。若异或反馈函数设生的脉冲序列信号为线性脉冲序列。若异或反馈函数设计的合适，可得循环长度最长的线性脉冲序列，即计的合适，可得循环长度最长的线性脉冲序列，即M M序序列，码长为列，码长为m m2 2n n1 1。（3）M序列发生器序列发生器例：设计例：设计M M序列信号序列信号 111100010011010 111100010011010 发生器。发生器。解：解：列移位状态表列移位状态表分析：序列长度分析：序列长度P P1515，需用

24、，需用4 4个触发器，个触发器， 序列信号助记为序列信号助记为111 1000 1001 10107 8 9 10111 1000 1001 10107 8 9 10确定初始状态；确定初始状态；确定移位方向；确定移位方向；确定移入数据。确定移入数据。方法方法：4 1 0 0 0 1 04 1 0 0 0 1 05 0 0 0 1 0 05 0 0 0 1 0 06 0 0 1 0 0 16 0 0 1 0 0 17 0 1 0 0 1 17 0 1 0 0 1 115 0 1 1 1 1 015 0 1 1 1 1 08 1 0 0 1 1 08 1 0 0 1 1 09 0 0 1 1 0

25、19 0 0 1 1 0 110 0 1 1 0 1 010 0 1 1 0 1 011 1 1 0 1 0 111 1 1 0 1 0 112 1 0 1 0 1 112 1 0 1 0 1 113 0 1 0 1 1 113 0 1 0 1 1 114 1 0 1 1 1 114 1 0 1 1 1 1列移位状态表（续）列移位状态表（续）确定确定D D0 0的取值：的取值： 求驱动方程为：求驱动方程为：230QQD序列信号：序列信号：111 1000 1001 1010111 1000 1001 1010态序态序序列序列Q Q3 3Q Q2 2Q Q1 1Q Q0 0D D0 00 1 1

26、 1 1 00 1 1 1 1 01 1 1 1 1 0 01 1 1 1 1 0 02 1 1 1 0 0 02 1 1 1 0 0 03 1 1 0 0 0 13 1 1 0 0 0 1111110111111010010110100Q Q3 3Q Q2 2Q Q1 1Q Q0 0D0逻辑图逻辑图注：在序列组合中缺少注：在序列组合中缺少00000000状态，使其不能自启动，修改状态，使其不能自启动，修改 反馈逻辑函数可使电路具有自启动功能。反馈逻辑函数可使电路具有自启动功能。0123230QQQQQQD 230QQD0123230QQQQQQD 具有自启动功能具有自启动功能逻辑图：逻辑图：

27、构成：构成：1 1个触发器有个触发器有2 2个状态，可计个状态，可计2 2个二进制数个二进制数(0,1);(0,1); n n个触发器有个触发器有2 2n n个状态个状态, ,可计可计2 2n n个数个数(n(n位二进制数位二进制数) )。计数体制计数体制二进制二进制非二进制非二进制2 计数器计数器计数：计数：累计输入脉冲的个数。累计输入脉冲的个数。分类：分类：同步同步异步异步CP引入方式引入方式计数功能计数功能加计数加计数减计数减计数可逆计数可逆计数构成方式构成方式JKJKD DRSRS本节内容：本节内容：一、一、二进制计数器二进制计数器二、二、十进制计数器十进制计数器三、三、任意进制计数器

28、任意进制计数器四、四、特殊进制计数器特殊进制计数器五、五、主要应用主要应用1、异步；、异步；2、同步；、同步；3、集成。、集成。1、分析（同步、异步）；、分析（同步、异步）；2、设计（同步、异步）；、设计（同步、异步）；3、集成计数器。、集成计数器。1、复位法和置位法、复位法和置位法2、级联组合的方法、级联组合的方法1、移位寄存器型计数器、移位寄存器型计数器2、作顺序脉冲发生器、作顺序脉冲发生器3、作序列信号发生器、作序列信号发生器一、二进制计数器一、二进制计数器分析设计方法：分析设计方法：(1)(1)分析计数状态表，找各触发器状态翻转的规律分析计数状态表，找各触发器状态翻转的规律; ;(2)

29、(2)根据所用触发器确定电路连线。根据所用触发器确定电路连线。二进制计数器构成简单，规律二进制计数器构成简单，规律性强，用观察法。性强，用观察法。1、异步二进制计数器：、异步二进制计数器：主主要用于分频、定时，低速计数等。要用于分频、定时，低速计数等。无统一无统一CPCP，输入时钟信号只作用于最低位触发器。，输入时钟信号只作用于最低位触发器。各触发器间串行连接，即状态更新逐级进行。速度各触发器间串行连接，即状态更新逐级进行。速度 慢，可能会出现毛刺。慢，可能会出现毛刺。列计数状态表：列计数状态表：（1）加计数器的设计）加计数器的设计分析：分析： F F2 2 计数翻转，计数翻转， CPCP2

30、2 QQ1 1(10)(10)， 用用T T触发器触发器清零清零 F F0 0 计数翻转，计数翻转， CPCP0 0计数输入计数输入cpcp， 用用T T触发器。触发器。 F F1 1 计数翻转，计数翻转， CPCP1 1 QQ0 0(10)(10)， 用用T T触发器。触发器。0 00 00 0规律：规律：D D触发器：触发器：CP CP 有效，有效，CPCPi i= = Q Qi-1i-1JKJK触发器：触发器：CP CP 有效，有效，CPCPi i = = Q Qi-1i-1低位触发器低位触发器: CP: CP入入CPCP0 0，计翻；，计翻；余触发器：只在相邻低位余触发器：只在相邻低位

31、Q Q ( (由由10)10)，有，有CP,CP,计翻。计翻。由由JKJK触发器构触发器构成成T T触发器。触发器。由由D D触发器构触发器构成成T T触发器。触发器。电路电路D D触发器：触发器：CP CP 有效，有效，CPCPi i= = Q Qi-1i-1JKJK触发器：触发器：CP CP 有效，有效，CPCPi i = = Q Qi-1i-1低位触发器低位触发器: CP: CP入入CPCP0 0，计翻；，计翻；余触发器：只在相邻低位余触发器：只在相邻低位Q Q ( (由由10)10)，有，有CP,CP,计翻。计翻。逻辑图逻辑图（由（由D D触发器构成）触发器构成）CPQ0Q1Q2Q3

32、从时序图可以看出，若计数输入脉冲频率为从时序图可以看出，若计数输入脉冲频率为 f f0 0，则则Q Q0 0 、 Q Q 1 1 、 Q Q2 2 、 Q Q3 3端输出脉冲的频率依次为端输出脉冲的频率依次为f f0 0 /2 /2、 f f0 0 /4 /4、 f f0 0 /8 /8、 f f0 0 /16 /16，即为计数器的分频功能。，即为计数器的分频功能。10000100110000101010011011100001100111110000时序图时序图1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 160 0列计数状态表：列计数状态表：（2）减计数器的设计）

33、减计数器的设计分析：分析： F F2 2 计数翻转，计数翻转， CPCP2 2 QQ1 1(01)(01)， 用用T T触发器触发器清零清零 F F0 0 计数翻转，计数翻转， CPCP0 0计数输入计数输入cpcp， 用用T T触发器。触发器。 F F1 1 计数翻转，计数翻转， CPCP1 1 QQ0 0(01)(01)， 用用T T触发器。触发器。0 0 00 0 0规律：规律：D D触发器：触发器：CP CP 有效，有效，CPCPi i= = Q Qi-1i-1JKJK触发器：触发器：CP CP 有效，有效，CPCPi i = = Q Qi-1i-1低位触发器低位触发器: CP: CP

34、入入CPCP0 0，计翻；，计翻；余触发器：只在相邻低位余触发器：只在相邻低位Q Q ( (由由01)01)，有，有CP,CP,计翻。计翻。电路：电路：时序图（略）时序图（略）（3）可逆计数）可逆计数设置控制端设置控制端C C，如设，如设C C1 1时：加计数；时：加计数；(D:(D:CPCPi i= = Q Qi-1 i-1 ) ) C C0 0时：减计数。时：减计数。(D:(D:CPCPi i= = Q Qi-1 i-1 ) )加选通门即可实现。加选通门即可实现。电路：电路：有统一的有统一的CPCP，状态更新与，状态更新与CPCP同步。共用信号源，同步。共用信号源， CPCP负载较重。负载

35、较重。速度快，主要用于构成任意进制计数器、地址速度快，主要用于构成任意进制计数器、地址 计数器、脉冲发生器等。计数器、脉冲发生器等。（1）加计数器的设计）加计数器的设计 计数状态表计数状态表2、同步二进制计数器：、同步二进制计数器：分析：分析：清零清零同步计数器同步计数器CPCP0 0 = CP = CP1 1 = CP= CP2 2 = = CPCP入入 F F0 0 计翻计翻, T, T触发器触发器,T,T0 0=1=1 F F1 1 计翻计翻, T, T触发器触发器,T,T1 1=Q=Q0 0 F F2 2 计翻计翻, T, T触发器触发器,T,T2 2=Q=Q1 1Q Q0 0T触发器

36、触发器,T=0：保持；：保持；T=1：翻转：翻转0 0 0 0 0 0TKJQTDn:实实现现用用实实现现用用JKD多用多用JK JK 触发器。触发器。逻辑图：逻辑图：T T1 1=1=1，T T2 2=Q=Q0 0， T T3 3=Q=Q1 1Q Q0 0 ，用，用JKJK实现：实现：J JK KT T逻辑图逻辑图4 4位二进制加计数器位二进制加计数器C C11111111，进位输出。，进位输出。加控制端和选通门进行选择。加控制端和选通门进行选择。（2）减计数器的设计）减计数器的设计1001012TQTQQT同理可得：同理可得：0 0逻辑图逻辑图（3）可逆计数器：）可逆计数器：3、集成二进制

37、计数器、集成二进制计数器异步：异步：74LS19774LS197异异步步置置数数。异异步步清清零零， LDCr74LS29374LS293清清零零。异异步步清清零零，1 ,01010202RRRR74LS39374LS393清清零零。异异步步清清零零， 1 CrCr双双1616进制计数器进制计数器2 28 81616进制计数器进制计数器cpcpA A:2:2进制进制cp, cpcp, cpB B:8:8进制进制cpcp。7 7位：位： CC4024CC40241212位：位： CC4040CC40401414位：位： CC4060CC4060清清零零。异异步步清清零零， 1 MrMr清清零零。

38、异异步步清清零零， 1 MrMr4 4位：位：同步：同步：7416174161异清异清(Cr)(Cr)、同置、同置(LD),(LD),使能使能E ET TE EP,P,进位进位C Co o=E=ET TQ Q3 3Q Q2 2Q Q1 1Q Q0 07416374163同清同清(Cr)(Cr)、同置、同置(LD),(LD),使能使能E ET TE EP,P,进位进位C Co o=E=ET TQ Q3 3Q Q2 2Q Q1 1Q Q0 074LS191(1674LS191(16，可逆，可逆) )无清、异置无清、异置(LD)(LD)、 控制端控制端D/U (=1D/U (=1减、减、=0=0加加

39、) ) 74LS193(1674LS193(16，双时钟，双时钟) ) 异清异清(Cr)(Cr)、异置、异置(LD) (LD) 、 时钟时钟CPCPU U=, CP=, CPD D =1:=1:加加 CPCPU U=1, CP=1, CPD D = := :减减74LS169(1674LS169(16可逆可逆) )无清、同置无清、同置(LD) (LD) 、 控制端控制端D/U (=1D/U (=1减、减、=0=0加加) ) 使能使能 S S1 1S S0 0:S:S1 1+S+S0 0=0,=0,计数计数同步清同步清0/0/置数，在满足清置数，在满足清0 0条件后，条件后，需等下一个需等下一个

40、cpcp到来后才执行清到来后才执行清0/0/置数。置数。可组成可组成2-8-162-8-16进制计数器进制计数器（1）74293 4级级JK触发器（异步触发器（异步4位二进制计数器）位二进制计数器）Q Q3 3Q Q0 0Q Q1 1Q Q2 2功能表功能表符号符号计数计数 CPCPA ACPCP入入 ，二进制，二进制，Q Q0 0输出输出CPCPB B CPCP入入，八进制，八进制，Q Q3 3Q Q2 2Q Q1 1输出输出CPCPA ACPCP入入，且，且CPCPB B Q Q0 0 ，十六进制，十六进制，Q Q3 3Q Q2 2Q Q1 1Q Q0 0输出。输出。CPCP入入1616进

41、制连接进制连接74161功能表：功能表：P149（2）74161/74163（同步（同步4位二进制计数器）位二进制计数器）输入输入Cr 清清零零LD 置置数数PT E E能能使使 据据数数 输出输出cp 时时钟钟 3210DDDD 3210QQQQ0 01 11 11 11 10 01 11 11 1 1 11 10 10 1 0 0 D0D0 D1D1 D2D2 D3D30 0 0 00 0 0 0D0D0 D1D1 D2D2 D3D3计数计数保持，保持，C C0 00 0保持保持C Co o=E=ET TQ Q3 3Q Q2 2Q Q1 1Q Q0 0同步置数同步置数74163功能表：功能

42、表：（2）74161/74163（同步（同步4位二进制计数器）位二进制计数器）输入输入Cr 清清零零LD 置置数数PT E E能能使使 据据数数 输出输出cp 时时钟钟 3210DDDD 3210QQQQ0 01 11 11 11 10 01 11 11 1 1 11 10 10 1 0 0 D0D0 D1D1 D2D2 D3D30 0 0 00 0 0 0D0D0 D1D1 D2D2 D3D3计数计数保持，保持，C C0 00 0保持保持C Co o=E=ET TQ Q3 3Q Q2 2Q Q1 1Q Q0 0同步清零同步清零（与（与161161的唯一区别）的唯一区别）（2）74161/74

43、163（续）（续）特点：特点：清零，清零，CrCr低有效低有效同步置数，同步置数，LDLD低有效。低有效。7416374163同步清零。同步清零。7416174161异步清零。异步清零。 2 2个使能端个使能端E ET T、E EP P均为均为1 1：计数。：计数。进位输出：进位输出：C CO O=E=ET TQ Q3 3Q Q2 2Q Q1 1Q Q0 0输入输入Cr 清清零零LD 置置数数PT E E能能使使 据据数数 输出输出cp 时时钟钟 3210DDDD 3210QQQQ0 01 11 11 11 10 01 11 11 1 1 11 10 10 1 0 0 D0D0 D1D1 D2

44、D2 D3D30 0 0 00 0 0 0D0D0 D1D1 D2D2 D3D3计数计数保持，保持，C C0 00 0保持保持C Co o=E=ET TQ Q3 3Q Q2 2Q Q1 1Q Q0 0()()公共控制框，公共输出框；公共控制框，公共输出框；总限定符号总限定符号：CTR4(DIV16);方式关联方式关联 M1,M2M1,M2;与关联与关联 G3,G4G3,G4;控制关联控制关联C5。图形符号图形符号0000000123，如如：QQQQCTCr 115, 110且且：CG3 ETCT DQCcp,MLDnn D 15且有1105 , 1： Ccp,MLD计计数数。进进行行时时有有当

45、当 , G1E G1E PT15 1413121:4 , 3 , 2普通符号普通符号低位全低位全1 1，高位进位（加，高位进位（加1 1计数）计数）。扩展应用：扩展应用：级联原则：级联原则：3 3片片7416174161构成构成1212位同步计数器。位同步计数器。当当Q Q3 3Q Q2 2Q Q1 1Q Q0 011111111时，时，CoCo1 11E1ET2T2E EP2P21 1，161(2)161(2)可计数可计数. .Q Q3 3Q Q0 0Q Q4 4Q Q7 7Q Q8 8Q Q1111当当Q Q3 3Q Q2 2Q Q1 1Q Q0 011111111时，时，CoCo1 11

46、E1ET3T31 1， 且且Q Q7 7Q Q6 6Q Q5 5Q Q4 411111111时，时，CoCo2 21E1EP3P31, 161(3)1, 161(3)可计数可计数. .（3）74191（同步（同步4位二进制可逆计数器）位二进制可逆计数器）特点：特点：异步置数，异步置数，LDLD低有效。低有效。使能控制端使能控制端S S，S=1 S=1 保持；保持；S=0S=0，计数，计数加加/ /减控制端（减控制端（D/UD/U），）， =0 =0 加计数加计数 =1 =1 减计数减计数进进/ /借位输出端借位输出端Co/BoCo/Bo，当加计数到，当加计数到15,15,或减计数或减计数 到到

47、0 0时时,Co/Bo=1,Co/Bo=1,宽度为宽度为cpcp周期的周期的正正脉冲。脉冲。串行时钟输出端串行时钟输出端RCoRCo，在，在Co/Bo=1Co/Bo=1时，时， RcoRco0 0， 宽度为宽度为cpcp周期的周期的低低电平的脉冲。电平的脉冲。 多级级连时，可接后级的多级级连时，可接后级的S S端。端。功能表功能表符号符号（4）74193（同步（同步4位二进制可逆计数器，双时钟）位二进制可逆计数器，双时钟）异清异清(Cr):Cr(Cr):Cr1,CT1,CT0 0加计数加计数: : CP CPD D =1G2=1=1G2=1且且 CPCPU U=减计数减计数: : CP CPU

48、 U =1G1=1=1G1=1且且 CPCPD D=异置异置(LD):LD=0,Q(LD):LD=0,Qn n=D=Dn n Bo:Bo:加计数加计数=1111=1111时时,Bo=0,Bo=0 Co:Co:减计数减计数=0000=0000时时,Co=0,Co=01、十进制计数器的分析、十进制计数器的分析方法：方法：由逻辑图写输出方程、触发器的驱动方程由逻辑图写输出方程、触发器的驱动方程 ( (即即J,K; D; R,SJ,K; D; R,S的表达式的表达式) ) 将驱动方程代入特征方程，得计数器的状态方程将驱动方程代入特征方程，得计数器的状态方程 ( (即即Q Qn+1n+1的方程的方程)

49、) 列计数状态表，画状态图、时序图列计数状态表，画状态图、时序图 检查自启动检查自启动 确定逻辑功能确定逻辑功能二、十进制计数器二、十进制计数器十进制计数：常用，便于显示。十进制计数：常用，便于显示。分析设计时直接观察有困难，有一套分析设计方法。分析设计时直接观察有困难，有一套分析设计方法。已知逻辑图已知逻辑图（1）同步十进制加计数器的分析）同步十进制加计数器的分析说明说明:同步计数同步计数,CPCP1 1= CP= CP2 2= CP= CP3 3= CP= CP4 4= CP= CP入入 由由JK触发器构成。触发器构成。 异步清异步清0端端RDRD。输出方程输出方程驱动方程驱动方程100

50、KJ30QQC 0122QQKJ01301QKQQJ030123QKQQQJ计数器状态方程计数器状态方程010QQn1010311QQQQQQn21020112QQQQQQQn30301213QQQQQQQnnnnQKQJQ1依次设初态求次态及输出，得状态表、依次设初态求次态及输出，得状态表、 状态图、时序图。状态图、时序图。状态表状态表010QQn1010311QQQQQQn21020112QQQQQQQn30301213QQQQQQQn30QQC 如：原态如：原态01000123QQQQ可求得可求得次态为：次态为：0101如：原态如：原态10010123QQQQ可求得可求得次态为：次态为：

51、0000输出输出为：为：C0输出输出为为: C1态序态序 状态状态 输出输出 N Q3 Q2 Q1 Q0 C 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 0 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 0 9 1 0 0 1 1 0 0 0 0 0 0状态图状态图时序图时序图(暂略暂略)0000000100100011010001010110011110001001/0/0/0/0/0/0/0/0/0/1状态状态输出输出自启动能力自启动能力 4 4个触发器共个触发器共1616

52、种状态，只用种状态，只用1010种（有效状态）种（有效状态）构构成有效循环，尚余成有效循环，尚余6 6种状态（无效状态）未用。若由于某种状态（无效状态）未用。若由于某种原因电路进入无效状态，在种原因电路进入无效状态，在CPCP作用下能进入有效状态称作用下能进入有效状态称具有具有自启动能力自启动能力。 将无效状态作初态求次态及输出，可以判断自启动将无效状态作初态求次态及输出，可以判断自启动能力。能力。功能：功能：JKJK触发器构成的，具有自启动能力的同步触发器构成的，具有自启动能力的同步 8421BCD8421BCD十进制加计数器。十进制加计数器。101010110100010QQn101031

53、1QQQQQQn21020112QQQQQQQn30301213QQQQQQQn110011010100111011110000状态图状态图时序图时序图（2）异步十进制加计数器）异步十进制加计数器说明说明:异步计数异步计数,CPCP1 1、CPCP2 2 、CPCP3 3 、CPCP4 4不同步。不同步。 由由JK触发器构成。触发器构成。 异步清异步清0端端RDRD。CPCP0 0CPCP1 1CPCP2 2CPCP3 3时钟方程时钟方程 驱动方程驱动方程 CPCP0 0=CP=CP入入 J J0 0=K=K0 0=1=1 CP CP1 1=Q=Q0 0 J J1 1=Q=Q3 3， K K1

54、 1=1=1 CPCP2 2=Q=Q1 1 J J2 2=K=K2 2=1=1 CP CP3 3=Q=Q0 0 J J3 3=Q=Q2 2Q Q1 1，K K3 3=1=1CPCP0 0CPCP1 1CPCP2 2CPCP3 3时钟方程时钟方程 驱动方程驱动方程 CPCP0 0=CP=CP入入 J J0 0=K=K0 0=1=1 CP CP1 1=Q=Q0 0 J J1 1=Q=Q3 3， K K1 1=1=1 CPCP2 2=Q=Q1 1 J J2 2=K=K2 2=1=1 CP CP3 3=Q=Q0 0 J J3 3=Q=Q2 2Q Q1 1，K K3 3=1=1计数器状态方程计数器状态方

55、程CPQ)CPQKQ(JQnnnn 1，保保持持不不变变。表表示示无无）（即即可可翻翻转转。有有效效沿沿有有CP1 CP ,CP ,01CPCP Q0 0n+1 = Q0 0 CP0 0 + Q0 0 CP0 0 Q1 1n+1 =（Q3 3 Q1 1）CP1 1 + Q1 1 CP1 1 Q2 2n+1 = Q2 2 CP2 2 + Q2 2 CP2 2 Q3 3n+1 =（ Q2 2 Q1 1） Q3 3 CP3 3 + Q3 3 CP3 3 异步顺序异步顺序: CP入入Q0 Q1 Q2Q3状态表状态表自启动能力自启动能力( (似同步计数器似同步计数器, ,自行分析自行分析) ) 功能：功

56、能：JKJK触发器构成的具有自启动能力的异步触发器构成的具有自启动能力的异步 8421BCD8421BCD十进制加计数器。十进制加计数器。状态图状态图 由设计要求确定触发器个数由设计要求确定触发器个数n,2n,2n-1n-1N2N2n n ; ; 列计数状态表，激励表列计数状态表，激励表; ; 求驱动方程、输出方程求驱动方程、输出方程; ; 检查自启动检查自启动; ; 画逻辑图。画逻辑图。（1）设计一个）设计一个8421BCD同步同步加计数器加计数器触发器个数触发器个数n=4n=4，选，选JK JK 触发器。触发器。列计数状态表，激励表。列计数状态表，激励表。2、十进制计数器的设计、十进制计数

57、器的设计方法：方法：0 01 1J=1 K=J=1 K= J =J = K =0K =0J =0 J =0 K =K = J=J= K=1 K=1计数状态表：计数状态表：同步加计数器有统一的同步加计数器有统一的CPCP。JKJK确定举例：确定举例：Q Q0 0:01:01 J J0 0K K0 01 1Q Q1 1:00:00 J J1 1K K1 10 0Q Q2 2:00:00 J J2 2K K2 20 0Q Q3 3:00:00 J J3 3K K3 30 0第第1 1拍拍0 01 1J=1 K=J=1 K= J =J = K =0K =0J =0 J =0 K =K = J=J= K

58、=1 K=1计数状态表：计数状态表：同步加计数器有统一的同步加计数器有统一的CPCP。JKJK确定举例：确定举例：Q Q0 0:10:10 J J0 0K K0 01 1Q Q1 1:01:01 J J1 1K K1 11 1Q Q2 2:00:00 J J2 2K K2 20 0Q Q3 3:00:00 J J3 3K K3 30 0第第2 2拍拍0 01 1J=1 K=J=1 K= J =J = K =0K =0J =0 J =0 K =K = J=J= K=1 K=1计数状态表：计数状态表：同步加计数器有统一的同步加计数器有统一的CPCP。JKJK确定举例：确定举例：Q Q0 0:10:

59、10 J J0 0K K0 01 1Q Q1 1:01:01 J J1 1K K1 11 1Q Q2 2:11:11 J J2 2K K2 20 0Q Q3 3:00:00 J J3 3K K3 30 0第第6 6拍拍0 01 1J=1 K=J=1 K= J =J = K =0K =0J =0 J =0 K =K = J=J= K=1 K=1计数状态表：计数状态表：同步加计数器有统一的同步加计数器有统一的CPCP。JKJK确定举例：确定举例：Q Q0 0:10:10 J J0 0K K0 01 1Q Q1 1:00:00 J J1 1K K1 10 0Q Q2 2:00:00 J J2 2K

60、K2 20 0Q Q3 3:10:10 J J3 3K K3 31 1第第1010拍拍100 KJ0122QQKJ01301QKQQJ03QK0123QQQJ同理得同理得: 100011110J3Q3Q2Q1Q0 00 01 11 1000011110K3Q3Q2Q1Q0 0 1 00 01 11 10 100011110J2Q3Q2Q1Q0 00 01 11 10 00011110K2Q3Q2Q1Q0 00 01 11 10 1求驱动方程、输出方程求驱动方程、输出方程画逻辑图画逻辑图设无效状态为初态设无效状态为初态,代入特性方程求出次态进行判别。代入特性方程求出次态进行判别。检查自启动（自行分析）检