第三章组合电路

1、第三章第三章 组合逻辑电路组合逻辑电路3.1 组合电路的基本分析和设计3.2 加法器和数值比较器3.3 编码器和译码器3.4 数据选择器和分配器3.5 用中规模集成电路实现组合逻辑函数3.6 只读存储器（ROM)3.7 组合电路中的竞争冒险一、组合电路的特点一、组合电路的特点= F0（I0、I1, In - - 1）= F1（I0、I1, In - - 1）= F1（I0、I1, In - - 1）)( )(nntIFtY 1. 逻辑功能特点逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻电路在任何时刻的输出状态只取决于该时刻的输入状态，而与原来的状态无关。的输入状态，而与原来的状态无关。

2、2. 电路结构特点电路结构特点(1) 输出、输入之间输出、输入之间没有反馈延迟没有反馈延迟电路电路(2) 不包含记忆性元件不包含记忆性元件( (触发器触发器) )，仅由，仅由门电路门电路构成构成I0I1In-1Y0Y1Ym-1组合逻辑组合逻辑电路电路二、组合电路逻辑功能表示方法二、组合电路逻辑功能表示方法真值表，卡诺图，逻辑表达式，逻辑图，真值表，卡诺图，逻辑表达式，逻辑图，时序图时序图( (波形图波形图) )三、组合电路分类三、组合电路分类1. 按逻辑功能不同：按逻辑功能不同：加法器加法器 比较器比较器 编码器编码器 译码器译码器 数据选择器和分配器数据选择器和分配器 只读存储器只读存储器

3、等等等等2. 按开关元件不同：按开关元件不同： CMOS TTL3. 按集成度不同：按集成度不同： SSI MSI LSI VLSI3.13.1组合电路的基本分析方法和设计方法组合电路的基本分析方法和设计方法 设计方法 基本分析方法组合逻辑电路一般步骤：一、组合逻辑电路的基本分析方法一、组合逻辑电路的基本分析方法逻辑图功能表达式最简式真值表3.（必要时）列出真值表 1.根据逻辑图逐级写出函数的逻辑表达式 2.进行化简，得到最简式（最简与或式） 4.文字说明逻辑功能 分析举例分析举例 例例 分析图中所示电路的逻辑功能分析图中所示电路的逻辑功能CABCBABCAABCY CBAABC CBAABC

4、 表达式表达式真值表真值表A B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000功能功能判断输入信号极性是否相同的电路判断输入信号极性是否相同的电路 符合电路符合电路YABC&1 解解 列真值表如图： 只有当A=B=C=0或A=B=C=1时Z0当A、B、C取值不一致时Z1不一致判别电路不一致判别电路 二、组合逻辑电路的设计方法二、组合逻辑电路的设计方法 逻辑设计一般步骤：逻辑设计一般步骤：设计任务设计任务逻辑图逻辑图真值表真值表表达式表达式最简式最简式选择逻辑门，画出逻辑图选择逻辑门，画出逻辑图 分析设计要求，列真值表分

5、析设计要求，列真值表由真值表列写逻辑表达式由真值表列写逻辑表达式 化简逻辑表达式化简逻辑表达式（1）设定变量：）设定变量：设计举例设计举例 例例 1 设计一个表决电路，要求输出信号设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。的电平与三个输入信号中的多数电平一致。 解解 输入输入 A、B、C ， 输出输出 Y（2）状态赋值：）状态赋值：A、B、C = 0 表示表示 输入信号为低电平输入信号为低电平Y = 0 表示表示 输入信号中多数为低电平输入信号中多数为低电平1. 逻辑抽象逻辑抽象A、B、C = 1 表示表示 输入信号为高电平输入信号为高电平Y = 1 表示表示 输入信

6、号中多数为高电平输入信号中多数为高电平2. 列真值表列真值表ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101113. 写输出表达式并化简写输出表达式并化简ABCCABCBABCAY 最简与或式最简与或式最简与非最简与非-与非式与非式ABACBCY ABACBC CABCBABC ABACBC 4. 画逻辑图画逻辑图 用与门和或门实现用与门和或门实现ABACBCY ABYC&ABBC1&AC 用与非门实现用与非门实现 ABACBCY &若要求全部使用或非门实现 ？化0得Z反最简与或式，再取反，利用摩根定理，可得Z的最简或

7、与式，再两次取反得最简或非式。解：1.列真值表 2.根据真值表画卡诺图化简 Z=A+BC Z=A BC 如果主裁判有否决权 ？例例2：某汽车驾驶员培训班进行结业考试，有三名裁判员，某汽车驾驶员培训班进行结业考试，有三名裁判员，其中其中A为主裁判，为主裁判，B和和C为副裁判。评判时，按少数服从为副裁判。评判时，按少数服从多数原则，但若主裁判认为合格亦可通过。试用与非门构多数原则，但若主裁判认为合格亦可通过。试用与非门构成的逻辑电路实现此评判规定成的逻辑电路实现此评判规定 例例 设计一个监视交通信号灯工作状态的逻辑电路。设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，

8、否则视为故障状正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。态，发出报警信号，提醒有关人员修理。 解解 1. 逻辑抽象逻辑抽象输入变量：输入变量：1 - 亮亮0 - 灭灭输出变量：输出变量：R（红红）Y（黄黄）G（绿绿）Z（有无故障有无故障）1 - 有有0 - 无无列真值表列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101112. 卡诺图化简卡诺图化简RYG0100 01 11 1011111YGRGRYGYRZ YGRGRYGYRZ 3. 画逻辑图画逻辑图&1&111RGYZ

9、解:列真值表 逻辑表达式以后讲 例例:某工厂有某工厂有A、B、C三个车间（每个车间需三个车间（每个车间需50千瓦电力）千瓦电力） 和一个自备电站，站内有两台发电机和一个自备电站，站内有两台发电机M和和N，M为为100千千瓦，瓦，N为为50千瓦。试用与非门设计一个控制线路，去控千瓦。试用与非门设计一个控制线路，去控制制M和和N得启动。得启动。3.2 加法器和数值比较器加法器和数值比较器一、一、 加法器加法器1. 半加器半加器（Half Adder）只有两个只有两个 1 位二进制数相加，不考虑低位进位。位二进制数相加，不考虑低位进位。iiBA iiCS 0 00 11 01 10 01 01 00

10、 1iiiiiBABAS iiiBAC 真真值值表表函数式函数式BA Ai+Bi = Si (和和) Ci (进位进位)逻逻辑辑图图曾曾用用符符号号国国标标符符号号半加器半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCiiiiiiBABAS iiiBAC 函函数数式式BA 2. 全加器全加器（Full Adder）两个两个 1 位二进制数相加，考虑低位进位。位二进制数相加，考虑低位进位。 Ai + Bi + Ci -1 ( 低位进位低位进位 ) = Si ( 和和 ) Ci ( 向高位进位向高位进位 )1 0 1 1 - A 1 1 1 0-

11、B+- 低位进位低位进位100101111真真值值表表1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 1111- - - - - iiiiiiiiiiiiiCBACBACBACBAC标准标准与或式与或式A B Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位进位高位进位0卡诺图卡诺图全加器全加器（Full Adder）ABC0100 01 11 101111SiABC0100 01 11 101111Ci圈圈 “ 0 ”1111 - - -

12、- - iiiiiiiiiiiiiCBACBACBACBAS11- - - iiiiiiiCBCABAC1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 11- - - iiiiiiiCBCABAC最简与或式最简与或式圈圈 “ 1 ”逻辑图逻辑图(a) 用用与门与门、或门或门和和非门非门实现实现曾用符号曾用符号国标符号国标符号COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-11(b) 用用与或非门与或非门和和非门非门实现实现1111 - - - - - iiiiiiiiiiiiiCBACBACBACBAS11- - -

13、iiiiiiiCBCABAC&1&1111CiSiAiBiCi-13. 集成全加器集成全加器TTL：74LS183CMOS：C661双全加器双全加器1 2 3 4 5 6 714 13 12 11 10 9 8VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1COn+1 4、加法器、加法器（Adder）实现多位二进制数相加的电路实现多位二进制数相加的电路4 位串行进

14、位加法器位串行进位加法器特点：特点：电路简单，连接方便电路简单，连接方便速度低速度低 = 4 tpdtpd 1位全加器的平均位全加器的平均 传输延迟时间传输延迟时间 01230123BBBBBAAAAA C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI2. 超前进位加法器超前进位加法器 作加法运算时，总进位信号由输入二进制数直接作加法运算时，总进位信号由输入二进制数直接产生。产生。1000000)(- - CBABAC011111)(CBABAC 1000001111)()(- - CBABABABA特点特点优点：

15、速度快优点：速度快缺点：电路比较复杂缺点：电路比较复杂1 )(- - iiiiiiCBABAC1000000)(- - CBABAC 10000011111)()(- - CBABABABAC超前进位电路超前进位电路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICIC0C1C2集成芯片集成芯片CMOS：CC4008TTL： 74283 74LS283应用举例应用举例8421 BCD 码码 余余 3 码码二、二、 数值比较器数值比较器（Digital Comparator）1、1 位数值比较器位数值比较器0 00 11 01 10 1 00 0 11 0 00

16、1 0真真值值表表函数式函数式逻辑图逻辑图 用用与非门与非门和和非门非门实现实现Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 100= 100= 100=100=010 001= 001= 001=001B = B3B2B1B0LGM4 4位数值比较器位数值比较器A3 B3 A2 B2 A1 B1 A0 B0&1&1&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B1B01 A0G = (A3 B3)(A2 B2) (A1 B

17、1)(A0 B0)4 位数值比较器位数值比较器M = A3B3+ (A3 B3) A2B2 + (A3 B3)(A2 B2) A1 B1+ (A3 B3)(A2 B2)(A1 B1) A0B0L = M+G1 位数值比较器位数值比较器3M3G2M2G1M1G0M0GAiMiBiAi BiAiBiLiGiAiBi&1&1&比比 较较 输输 入入级级 联联 输输 入入输输 出出A3B3A2B2A1B1A0B0ABFA B 001= 001= 001= 001=001001=010010=100100 100= 100 4 位集成数值比较器的真值表位集成数值比较器的真值表级联

18、输入：级联输入：供扩展使用，一般接低位芯片的比较输出，即供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的接低位芯片的 FA B 。扩展：扩展：级级联联输输入入 集成数值比较器集成数值比较器 74LS85 (TTL) 两片两片 4 位位数值比较器数值比较器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地地1 2 3 4 5 6 7 816 15 14 13 12 11 10 97485 74LS851 8 位位数值比较器数值比较器低位比较结果低位比较结果高位比较结果高位比较结果 FAB FAB B7 A7 B6 A6

19、 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 比较输出比较输出CMOS 芯片设置芯片设置 A B 只是为了电路对称，不起判断作用只是为了电路对称，不起判断作用B7 A7 B6 A6 B5 A5 B4 A4 FAB CC14585 ABB3 A3 B2 A2 B1 A1 B0 A0 FAB CC14585 AB 集成数值比较器集成数值比较器 CC15485(CMOS)扩展：扩展： 两片两片4 位位 8 位位VDDA3 B3 FAB FABA BA=BA1VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9CC14585 C6631低位比较结

20、果低位比较结果高位比较结果高位比较结果1对带符号数的比较 ？ 先看符号对于负数，两个数比较结果取反做为最后结果 符号不同，正数大于负数符号相同对于正数，两个数比较结果就是最后结果3.3编码器和译器 译码器编码器编码 二进制编码器 二-十进制码(BCD码)循环码 常用编码二十进制编码器 优先编码器编码器和译器二进制译码器 二十进制（BCD）译码器 显示译码器译码是编码的逆过程，即把二元序列还原成信息(编码对象)，实现译码的电路叫译码器。 编码器和译器用文字、符号或数码表示特定对象的过程，叫用文字、符号或数码表示特定对象的过程，叫编码编码n位二进制代码可以表示2 n个信号例如：N36 n2365.

21、1699 n6 1.1.编码编码编码器和译器编码器就是实现编码的电路 用二进制代码表示有关对象的过程，叫用二进制代码表示有关对象的过程，叫二进制编码二进制编码一位二进制代码可以表示两个信号(用0和1)两位二进制代码可以表示四个信号(用00、01、10、11)如果信息数为如果信息数为N N，那么，需要二进制代码位数，那么，需要二进制代码位数 n2 2N 十进制的十个数码十进制的十个数码0 1 2 0 1 2 9 9用二进制表示；计数方法用二进制表示；计数方法采用十进制。采用十进制。 对于有权码(N)10W3b3+ W2b2+ W1b1+ W0b0 W3 W2 W1 W0为权，b3b2b1b0为二

22、进制数0、1 习惯采用的有以下几种： 8421BCD码： 2421 BCD码： 5211码： 余3码（余3 BCD码）： 余3码循环码： 二二- -十进制码（十进制码（BCD码）码）编码器和译器8421BCD码:如果权为(W3 W2 W1 W0)(8 4 2 1)，则为 8421BCD码.2421 BCD码:如果权为(W3 W2 W1 W0)(2 4 2 1)，则为 2421BCD码， 编码方式有两种情况，分别叫做A码和B码，5211码：有权码 余3码(余3 BCD码)： 是一种无权码，偏权码，每组二进制码对应的十进制数正 好比它代表的十进制数多了3，故叫余3码，或者简单地说: 从0开始，每一

23、位都比8421BCD码多3。 余3码循环码:也是无权码，它比一般循环码多了3. 编码器和译器常用BCD编码十进制数8421码2421码(A)2421码(B)5421码(A)5421码(B)余3码余3循环码右移码012345678900000001001000110100010101100111111011110000000100100011010010111100110111101111000000011000100110100101011001111110111100000001001000110100010101100111101111000000000100100011010010001

24、0011010101111000011010001010110011110001001101010111100001001100111010101001100110111111110101000000100001100011100111101111101111001110001100001循环码 循环码中任意两个相邻码组之间只有一位码元不同编码器和译器01 1000111 01 10 1 0 00000111101 1000111 01 10 1 0 01111000000000000111111110123456789101112131415编码器编码器（Encoder）二进制编码器二进制编

25、码器二二十进制编码器十进制编码器分类：分类：普通编码器普通编码器优先编码器优先编码器2nn104或或Y1I1Y2YmI2In代代码码输输出出信信息息输输入入编编 码码 器器 框框 图图1 1、二进制编码器、二进制编码器用用 n 位二进制代码对位二进制代码对 N = 2n 个信号进行编码的电路个信号进行编码的电路3 位二进制编码器位二进制编码器(8 线线- 3 线线)编码表编码表函函数数式式Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7输输入入输输出出 I0 I7 是一组互相排斥的输入变是一组互相排斥的输入变量，任

26、何时刻只能有一个端输入有效量，任何时刻只能有一个端输入有效信号。信号。输输 入入输输 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位位二进制二进制编码器编码器I0I1I6I7Y2Y1Y0I2I4I5I3函数式函数式逻辑图逻辑图 用用或门或门实现实现 用用与非门与非门实现实现76542IIIIY 76321IIIIY 75310IIIIY 7654IIII 7632IIII 7531IIII Y2 Y1 Y0111I7 I6 I5 I4 I3I2 I1I0 &Y2 Y1 Y04567IIII23I

27、I01II用用 4 位二进制代码对位二进制代码对 0 9 十个信号进行编码的电路十个信号进行编码的电路2 2、二、二- -十进制编码器十进制编码器二二-十进制十进制编码器编码器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3例：设计一个例：设计一个8421BCD码编码器。码编码器。 解： 分析：N=10 n210 n=4 列真值表：列真值表： 列写表达式： Y3I8I9 Y2I4I5I6I7 Y1I2I3I6I7 Y0I1I3I5I7 编码器和译器编码器和译器8421BCD码编码器的实现 这是Ii1时编码，若Ii0时编码，则 其中开关是常断开关，平时开关断开，按下闭合。还有常合开关，摁

28、下断开 ，符号如图:编码器和译器T8实现可用与非门，如图：15.5.优先编码器优先编码器 允许几个信号同时输入，但电路只对优先级别高的进行编允许几个信号同时输入，但电路只对优先级别高的进行编码，对级别低的不予理睬。输入变量之间不是互相排斥，码，对级别低的不予理睬。输入变量之间不是互相排斥，而是级别高的排斥级别低的。而是级别高的排斥级别低的。编码器和译器上述两种编码器在某一时刻只允许有一个有效输入，否则，输出端会发生混乱，出现错误。优先编码器优先编码器应首先规定优先级别。例：设计一个有例：设计一个有10个信号（个信号（I0I9）的编码器，的编码器，Ii1编码，编码，I9级别最高。级别最高。 解：

29、分析：N=10，2nN，n4， I9级别最高，只要I91，即对 其进行编码，要对I0进行编码， 必须I1I9均为0 列真值表： 编码器和译器Y1同理可推出. 实现如图： 实际购买的许多是优先编码器，例如：74LS147 十进制(BCD)优先编码器，74LS148 83线优先编码器。其引线排列图为： 编码器和译器编码器和译器编码器和译器编码器和译器译码器译码器（Decoder）编码的逆过程，将二进制代码翻译为原来的含义编码的逆过程，将二进制代码翻译为原来的含义1、二进制译码器、二进制译码器 (Binary Decoder) 输入输入 n 位二位二进制代码进制代码如：如： 2 线线 4 线译码器线

30、译码器 3 线线 8 线译码器线译码器4 线线 16 线译码器线译码器A0Y0A1An-1Y1Ym-1二进制二进制译码器译码器输出输出 m 个个信号信号 m = 2n例例. 3位二进制译码器位二进制译码器 ( 3 线线 8 线线)真值表真值表函数式函数式0127AAAY 0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY A0Y0A1A2Y1Y73 位位二进制二进制译码器译码器012 AAA01234567 YYYYYYYY0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0

31、 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13 线线 - 8 线译码器逻辑图线译码器逻辑图000 输出低电平有效输出低电平有效工作原理：工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A0001111101110101011111101111101111100111110

32、111011111111011011011111111011111112. 集成集成 3 线线 8 线译码器线译码器 - 74LS138引脚排列图引脚排列图功能示意图功能示意图321 SSS、输入选通控制端输入选通控制端1S 0321 SS或或芯片芯片禁止禁止工作工作0 1321 SSS且且芯片芯片正常正常工作工作VCC 地地1324567816 15 14 13 12 11 10974LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3

33、Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 3. 二进制译码器的级联二进制译码器的级联 两片两片3 线线 8 线线4 线线-16 线线Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 高位高位Y7 A0 A1 A2 A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位低位Y7 10工作工作禁止禁止有输出有输出无输出无输出 1禁止禁止工作工作无输出无输出有输出有输出0 78 15三片三片 3 线线- 8 线线5 线线 - 24 线线34 AA（1）

34、（）（2）（）（3）输输 出出工工 禁禁 禁禁70 YY禁禁 工工 禁禁158 YY禁禁 禁禁 工工2316 YY0 00 11 01 1禁禁 禁禁 禁禁全为全为 174LS138 (1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y0Y7 Y774LS138 (3)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y16Y7 Y2374LS138 (2)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y8Y7 Y15A0A1A2A3A41功能特点：功能特点： 输出端提供全部最小项输出

35、端提供全部最小项电路特点：电路特点： 与门与门( (原变量输出原变量输出) )与非门与非门( (反变量输出反变量输出) )4. 二进制译码器的主要特点二进制译码器的主要特点将输入的BCD码翻译(还原)成十个数码的电路叫二-十进制(BCD)译码器。 编码器和译器Y01Y2Y3Y4Y5Y6Y7Y74LS42DCBA二二-十进制译码器十进制译码器(Binary-Coded Decimal Decoder)例：设计一个8421 BCD码译码器 解:分析:输入是4位二进制代码，输出是10位数码，这 是一个4线10线译码器，如图: 列真值表(高电平翻译) 列写表达式 1)对于拒绝伪输入的译码器，伪输入时输

36、出按0对待， 则每一输出对应一个最小项。 优点:当输入伪码时，输出恒为0，不产生输出(伪输出)缺点:电路复杂 编码器和译器2)对于不拒绝伪输入的译码器，输入伪输入时，输出任意 (约束项)，可以用卡诺图化简，可集中在一张卡诺图上。 优点：电路简单；缺点：可能产生伪输出。 例如：输入1010，应无输出，但Y21 Y81 输入1100，应无输出，但Y41 Y81。 集成二集成二十进制译码器：十进制译码器：74LS42就是一个8421 BCD码译码器，如图：编码器和译器编码器和译器这是个拒绝伪输入的译码器，低电平翻译。 编码器和译器半导体显示半导体显示(LED)液晶显示液晶显示(LCD)共阳极共阳极每

37、字段是一只每字段是一只发光二极管发光二极管三、显示译码器三、显示译码器数码显示器数码显示器aebcfgdabcdefgR+ 5 VYaA3A2A1A0+VCC+VCC显示显示译码器译码器共阳共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低电平低电平驱动驱动011100011111000000000010010000100共阴极共阴极abcdefgR+5 VYaA3A2A1A0+VCC显示显示译码器译码器共阴共阴YbYcYdYeYfYg 高电平高电平驱动驱动0

38、0001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd驱动共阴极数码管的电路驱动共阴极数码管的电路 输出输出高电平高电平有效有效YaYbYcYdYeYfYgA3A2A1A011111111111111111111111驱动共阳极数码管的电路驱动共阳极数码管的电路A3A2A1A0YaYbYcYdYeYfYg 输出输出低电平低电平有效有效&1&111&1例：设计一个8421BCD码数码显示器。（采用

39、共阳极，用与或 非门实现） 编码器和译器解：列真值表 列写表达式，用卡诺图，为了求与或非式，先求Ya的最简与 或式（圈0即可）卡诺图： 编码器和译器YaA3+A1+A2A0+A2A0同理：YbA2+A1A0+A1A0YcA1+A0+A2 YdA2A0+A2A1A0+A2A1+A1A0 +A3YeA2A0+A1A0YfA3+A1A0+A2A1+A2A0YgA3+A2A1+A1A0+A2A1 利用与或非门实现如图： 编码器和译器数数据据传传输输方方式式0110发送发送0110并行传送并行传送0110串行传送串行传送并并- -串转换：串转换：数据选择器数据选择器串串- -并转换：并转换：数据分配器数

40、据分配器3. 4 数据选择器和分配器数据选择器和分配器接收接收0110 在发送端和接收端不需要在发送端和接收端不需要数据数据 并并-串串 或或 串串-并并 转换装置，转换装置，但每位数据各占一条传输线，当但每位数据各占一条传输线，当传送数据位数增多时，成本较高，传送数据位数增多时，成本较高，且很难实现。且很难实现。3. 4. 1 数据选择器数据选择器 ( Data Selector )能够从能够从多路多路数据输入中数据输入中选择一路选择一路作为输出的电路作为输出的电路一、一、4 选选 1 数据选择器数据选择器输输入入数数据据输输出出数数据据选择控制信号选择控制信号A0Y4选选1数据选择器数据选

41、择器D0D3D1D2A11. 工作原理工作原理0 0 0 1 1 0 1 1 D0D1D2D3D0 0 0D0D A1 A0 2. 真值表真值表D1 0 1D2 1 0D3 1 1Y D1D2D33. 函数式函数式 013012011010AADAADAADAADY 一、一、4 选选 1 数据选择器数据选择器3. 函数式函数式013012011010AADAADAADAADY 4. 逻辑图逻辑图33221100 DmDmDmDm 1&11YA11A0D0D1D2D30 0 0 1 1 0 1 1 = D0= D1= D2= D3 二、集成数据选择器二、集成数据选择器1. 8 选选 1

42、数据选择器数据选择器74151 74LS151 74251 74LS251引引脚脚排排列列图图功功能能示示意意图图选通控制端选通控制端 SVCC 地地1324567816 15 14 13 12 11 10 974LS151D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 Y Y SMUXD7A2D0A0A1SYY禁止禁止使能使能1 0 0 0 0D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 0 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 A2 A0 地址端地址端D7 D0 数据输入端数据输入端数数

43、据据输输出出端端、 YY012701210120AAADAAADAAADY ，选择器被禁止，选择器被禁止时时当当 1 S），选择器被选中（使能，选择器被选中（使能时时当当 0 S1 0 YY2. 集成数据选择器的扩展集成数据选择器的扩展两片两片 8 选选 1（74151）16 选选 1数据选择器数据选择器A2 A1 A0 A3 D15 D81Y1S74151 (2)D7A2D0ENA0A1YY2D7 D074151 (1)D7A2D0ENA0A1SYY1低位低位高位高位0 禁止禁止使能使能0 70 D0 D7 D0 D7 1 使能使能禁止禁止D8 D15 0 D8 D15 0 四片四片 8 选

44、选 1（74151）32 选选 1 数据选择器数据选择器1/2 74LS139SA4A3A2A1A0&Y方法方法 1： 74LS139 双双 2 线线 - 4 线译码器线译码器74151 (4)D7A2D0ENA0A1S4Y374151 (1)D7A2D0ENA0A1D0S1Y074151 (2)D7A2D0ENA0A1S2Y174151 (3)D7A2D0ENA0A1S3Y2D7D8D15D16D23D24D311 1 1 1 1 0 7禁止禁止 禁止禁止 禁止禁止 禁止禁止 0 0 01 1 1 0 禁止禁止 禁止禁止 禁止禁止 使能使能 0 1禁止禁止 禁止禁止 使能使能 禁止禁

45、止 禁止禁止 使能使能 禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 禁止禁止 1 01 1D0 D7 D8 D15 D16 D23 D24 D311 1 0 1 1 0 1 1 0 1 1 1 方法方法 2：74LS153 双双 4 选选 1 数据选择器数据选择器34 AA（1） （2） （3） （4）输出信号输出信号0 0工工 禁禁 禁禁 禁禁70 DD0 1禁禁 工工 禁禁 禁禁158 DD1 0禁禁 禁禁 工工 禁禁2316 DD1 1禁禁 禁禁 禁禁 工工3124 DD译译码码器器输输出出00 Y01 Y02 Y03 Y方法方法 1：四片四片 8 选选 1（74151）32 选选

46、 1 数据选择器数据选择器四路四路 8 位位并行数据并行数据四片四片8选选1四路四路 1 位位串行数据串行数据一片一片4选选1一路一路 1 位位串行数据串行数据（电路略）（电路略）真值表真值表（使用（使用 74LS139 双双 2 线线 - 4 线译码器）线译码器）3. 4. 2 数据分配器数据分配器 ( Data Demultiplexer )将将 1 路路输入数据，根据需要分别传送到输入数据，根据需要分别传送到 m 个个输出端输出端一、一、1 路路-4 路数据分配器路数据分配器数据数据输入输入数据输出数据输出选择控制选择控制0 00 11 01 11A0A3210 YYYYD 0 0 00

47、 D 0 00 0 D 00 0 0 D01AAD 01AAD 01AAD 01AAD &Y0&Y1&Y2&Y31A11A1DDA01 路路-4 路路数据分配器数据分配器Y0Y3Y1Y2A1真真值值表表函函数数式式逻辑图逻辑图二、集成数据分配器二、集成数据分配器用用 3 线线-8 线译码器线译码器可实现可实现 1 路路-8 路路数据分配器数据分配器数据输出数据输出 S1 数据输入（数据输入（D） 32使使能能控控制制端端、 SS）数数据据输输出出（ 70DYY地址码地址码 数据输入数据输入( (任选一路任选一路) )。实实现现数数据据分分配配器器的的功功能能时时

48、 , 032 SSS2 数据输入（数据输入（D）数数据据输输出出（ 70DYY 21使使能能控控制制端端、 SS。实现数据分配器的功能实现数据分配器的功能时时 , 0 , 121 SS74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 3. 5 用用 MSI 实现组合逻辑函数实现组合逻辑函数3. 5. 1 用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数一、基本原理和步骤一、基本原理和步骤1. 原理：原理：选择器输出为标准与或式，含地址变量的选择器输出

49、为标准与或式，含地址变量的全部最小项。例如全部最小项。例如 而任何组合逻辑函数都可以表示成为最小项之和而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。的形式，故可用数据选择器实现。013012011010AADAADAADAADY 01270120AAADAAADY 4 选选 18 选选 12. 步骤步骤(1) 根据根据 n = k - 1 确定数据选择器的规模和型号确定数据选择器的规模和型号(n 选择器选择器地址码地址码，k 函数的函数的变量个数变量个数)(2) 写出函数的写出函数的标准与或式标准与或式和选择器和选择器输出信号表达式输出信号表达式(3) 对照比较确定选

50、择器各个输入变量的表达式对照比较确定选择器各个输入变量的表达式 (4) 根据采用的根据采用的数据选择器数据选择器和和求出的表达式求出的表达式画出连画出连线图线图二、应用举例二、应用举例 例例 1 用数据选择器实现函数用数据选择器实现函数 解解 (2) 标准与或式标准与或式ABCCABCBABCAF ACBCABF (1) n = k - -1 = 3 - -1 = 2 可用可用 4 选选 1 数据选择器数据选择器 74LS153数据选择器数据选择器013012011010AADAADAADAADY (3) 确定输入变量和地址码的对应关系确定输入变量和地址码的对应关系令令 A1 = A, A0

51、= B01 BAABCBACBAF则则 D0 = 0 D1 =D2 = C D3 = 1方法一：公式法方法一：公式法ABDBADBADBADY3210 FA BY1/2 74LS153D3D2D1D0A1A0ST1C(4) 画连线图画连线图(4) 画连线图画连线图(与方法一相同与方法一相同)方法二：图形法方法二：图形法按按 A、B 顺序写出函数的标准与或式顺序写出函数的标准与或式ABCCABCBABCAF 含变量含变量 C 的的 F 的卡诺图的卡诺图含变量含变量 Di 的的 Y 的卡诺图的卡诺图AB0101A1A001010CC1D0D1D2D3令令 A1 = A, A0 = B则则 D0 =

52、 0 D1 =D2 = C D3 = 1例例 2 用数据选择器实现函数用数据选择器实现函数 mZ148,9,10,12,3,4,5,6,7, 解解 (2) 函数函数 Z 的标准与或式的标准与或式DABCDCABDCBADCBADCBA BCDADBCADCBADCBACDBAZ 8 选选 1012701210120AAADAAADAAADY (3) 确定输入变量和地址码的对应关系确定输入变量和地址码的对应关系(1) n = k-1 = 4-1 = 3若令若令A2 = A, A1= B, A0= C(4) 画连线图画连线图则则D2=D3 =D4 =1D0= 0用用 8 选选 1 数据选择器数据选

53、择器 74LS151ZA B C1DD1D1=DDmDmDmmmmDmZ 7654321 11100 mDDDD 765Y 74LS151D7D6D5D4D3D2D1D0A2A1A0S方法一：公式法方法一：公式法则则方法二：图形法方法二：图形法 mZ148,9,10,12,3,4,5,6,7,ABCD0001111000 01 11 100011111001111100DmDmDmmmmDmmZ 76543210 111000 m, 1432 DDDDm 112 mDm 613 mDm 7Dm 514 m, , 010DDD DDDD 765令令 A2 = A A1= B A0= C也可以用真

54、值表来推出ABCDZD00000000100010000111010010101101101011111000110011101011011011001110101110111110D0=0D1=DD2=1D3=1D4=1D5= DD6= DD7= DY 74LS151D7D6D5D4D3D2D1D0A2A1A0SA B C1DD1例例3 3：用：用7415174151实现下表所示功能实现下表所示功能 解： 函数有3个变量，数据选择器有3个地址码，正好每一个变量对应一个地址码，即：A、B、C分别对应A2、A1、A0，此时，数据输入端就是真值表的顺序Y 74LS151D7D6D5D4D3D2D1

55、D0A2A1A0SA B C0 1 1 0 1 0 0 1注意数据选择器中是从D7到D0 对于变量数K少于地址码数n的函数，可选择其中K个地址码做为变量输入，其它固定输入0(或1)，而输入端只在被选择的地方输入，其它不管。 3. 5. 2 用二进制译码器实现组合逻辑函数用二进制译码器实现组合逻辑函数一、基本原理与步骤一、基本原理与步骤1. 基本原理：基本原理：二进制译码器又叫变量译码器或最小项二进制译码器又叫变量译码器或最小项译码器译码器,它的它的输出端提供了其输入变量的输出端提供了其输入变量的全部最小项全部最小项。0127AAAY 0120AAAY 0121AAAY 0, 1321 SSS0

56、m 1m 7m 任何一个函数都可以任何一个函数都可以写成最小项之和的形式写成最小项之和的形式74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 2. 基本步骤基本步骤(1) 选择二进制译码器选择二进制译码器:函数变量数函数变量数=译码器输入代码位数译码器输入代码位数(2) 写函数的标准与非写函数的标准与非-与非式与非式(3) 确定译码器和与非门输入信号表达式确定译码器和与非门输入信号表达式例例 用集成译码器实现函数用集成译码器实现函数ACBCABZ 3(1)

57、三个输入变量，三个输入变量，选选 3 线线 8 线译码器线译码器 74LS138(2) 函数的标准与非函数的标准与非-与非式与非式CBABCACABABCZ 37653mmmm 7653mmmm (4) 画连线图画连线图 解解 (4) 画连线图画连线图(3) 确认变量和输入关系确认变量和输入关系CABAAA 012 令令76533YYYYZ CBABCACABABCZ 37653mmmm 则则74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA &Z3ABC1在输出端需增加一个与非门在输出端需增加一个与非门例：利用集成译码器设计一个全加

58、器。 解：真值表如右：根据真值表可得Si Ci标准与或式和标准与非与非表达式： Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1 =m1+m2+m4+m7 =m1m2m4m7Ci= AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1 =m3+m5+m6+m7 =m3m5m6m7根据表达式确认表达式与输入对应后可以画出连线图 例：用集成译码器实现下列组合逻辑函数。 Z1=AB+AB+BC Z2=AB+BC+CA Z3=AB+BC+CA选择译码器 要实现的是一组多输出的3变量函数，因此应选 用3线8线译码器，用74LS138。 解：74LS138Y0

59、 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Z1=AB+AB+BC =ABC+ABC+ABC+ABC+ABC = m0+m1+m5+m6+m7 = m0m1m5m6m7Z2=AB+BC+CA =ABC+ABC+ABC+ABC+ABC+ABC = m1+m2+m3+m4+m5+m6 = m1m2m3m4m5m6Z3=AB+BC+CA =ABC+ABC+ABC+ABC = m3+m5+m6+m7 = m3m5m6m7写标准与非与非式 A2=A A1=B A0=CZ1=Y0Y1Y5Y6Y7Z2=Y1Y2Y3Y4Y5Y6Z3=Y3Y5Y6Y7确认表达式 画连线

60、图 例例2 2：用数据选择器设计一个检偶电路，当输入：用数据选择器设计一个检偶电路，当输入 的的4 4位二进制代码中位二进制代码中1 1的个数是偶数时输出的个数是偶数时输出1 1。 解：检偶电路真值表为：选用数据选择器 根据n=k1=41=3，应选用8选1数据选择器，用 74LS151。由真值表得：Z=m(0,3,5,6,9,10,12,15)写标准与或表达式Z=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD +ABCD+ABCDY=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3 +A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D774LS151：确定74LS151输入变量的表达式 比较两表达式，由两式相等得： A2=A A1=B A0=C D0=D3=D5=D6=DD1=D2=D4=D7=D74LS151的选通控制端S=0画连线图74LS1513.6只读存储器（ROM) 存储器:顺序访问存储器（SAM）随机访问存储器（RAM）只读存储器(R