




版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、第六章 存储器接口 本章内容6.1 半导体存储器6.2 存储器接口技术6.3 主存储器接口6.4 高速缓冲存储器接口6.1 半导体存储器存储器系统:容量大、速度快、成本低分级结构:高速缓冲存储器(Cache)、主存储器(MM)、辅助存储器(外存储器)1. 半导体存储器ñMOS型:集成度高、功耗小、成本低双极型:速度快、集成度低、功耗大、成本高按制造工艺分随机存取存储器(RAM):易失性静态(SRAM):双稳电路;速度快动态(DRAM):靠电容存储,刷新;集成度高、功耗和价格低掩模ROM:用户不可写入可编程PROM:用户可写入一次用紫外线擦除的、可编程EPROM:可多次写入;紫外线擦除
2、电擦除的、可编程E2PROM:可多次写入;电擦除只读存储器(ROM):非易失性ñ 按存取方式分中央处理器快 存外 存主 存存储器的分级结构内存主机速度快、容量小速度慢、容量大2. 半导体存储器的主要性能指标ñ 存储容量:能存储二进制数码的数量,即存储元的个数;m´n,1K´4, 8KBñ 存取时间(读写周期):从启动一次存储器操作到完成该操作所经历的时间ñ功耗:每个存储元消耗功率的大小;µw/位、mw/位ñ可靠性:对电磁场及温度变化等的抗干扰能力,无故障时间:数千小时3. 存储芯片的组成 地址译码器:接收n位地址,
3、产生2n个选择信号 控制逻辑电路:接收片选、读写信号,控制传送 数据缓冲器:数据中转 存储体:主体,由存储元按规律排列字结构、位结构地址译码器数据缓冲器存储矩阵控制逻辑n位地址2n-10101mm位数据R/WCS6.2 存储器接口技术1. 存储器接口应考虑的问题1)与CPU的时序配合慢速存储器:产生“等待申请”,插入等待周期8086系统总线周期T1:发出地址 T2:发读写命令T3:传送数据,前沿检测READYT4:结束操作 产生等待申请的条件:IO/M、RD/WR、地址译码 等待周期个数控制:READY=0的时间;触发器级数(TW中操作同T3) Q1 C D1 Q2 C D2IO/M&
4、RDY送往8284CLK插入2个TW(多加1级缓冲器)CD3Q3Q3RDY1 Q3CLKT1T2T3TWTWIO/MD2=Q1Q1D3=Q2READY (8284输出)T4Q3RDYCLKT1T2T3TWT4IO/MD2=Q1Q2READY (8284输出)2)CPU总线负载能力 小型系统:直接相连 较大系统:加缓冲器或驱动器3)存储芯片的选用 芯片类型RAMROM:EPROM、E2PROMCache:双极型RAM或高速MOS静态RAMMM小容量(64KB内):SRAM大空量:DRAM 芯片型号原则:满足容量要求情况下,尽量选用容量大、集成度高的(减轻负载降低成本减小电路板面积)(构成8KB)
5、芯片型号芯片数量AB的负载DB的负载2114(1K´4)168´2=168´1=86116(2K´8)44´1=44´1=46264(8K´8)1112. 存储器地址译码方法(8位机为例)1)片选控制的译码方法ñ 线选法:1根高位地址选中1个芯片A12(1) 4KB(2) 4KB(3) 4KB111A13A14A011 (用4KB构成12KB)(反相器标记用于小容量)A12=0,选中(1);A13=0,选中(2);A14=0,选中(3)优点:简单缺点:地址重叠、地址空间不连续ñ 全译码法:所有高位地址译出
6、全部地址空间(特点 地址连续与单元一一对应)(1) 4KBCS(2) 4KBCS(16) 4KBCSA0114-16 译码器Y0Y1Y15ñ 混合译码法:部分译码与线选法结合(以下用4KB构成24KB)(1) 4KBCS(4) 4KB(6) 4KBA011A1213(5) 4KBCSCSCS11A14A152-4 译码器Y0Y3缺点:同线选法ñ 部分译码法:高位地址中的部分参与译码(用4KB构成32KB)(1) 4KB(2) 4KB(8) 4KBCSCS4-16 译码器Y0Y1Y7 A15CS缺点:同线选法实际中常用经改进后的部分译码法2)地址译码电路的设计设计步骤:
7、41;确定存储器的地址空间ñ画地址分配图或地址分配表ñ确定译码方法并画地址位图ñ选合适器件,画译码电路图74LS138ABCG2AG2B+5VY0Y1Y4Y5(2片ROM的片选)³1³1³1³14片RAM的片选A13A11A12A15A14A10举例:用2KB的ROM和1KB的RAM构成4KB的ROM(0000H0FFFH)和4KB的RAM(2000H2FFFH),16位地址共用6片 2片ROM,4片RAM(地址 分配表)芯片编号类型与容量地址范围1ROM 2KB0000H07FFH2ROM 2KB0800H0FFFH3RA
8、M 1KB2000H23FFH4RAM 1KB2400H27FFH5RAM 1KB2800H2BFFH6RAM 1KB2C00H2FFFH(地址位图)译码允许一次译码A15A14A13A12A11A10A9000000片1的A01000001片2的A010001000片3的A09001001片4的A09001010片5的A09001011片6的A09二次译码3)存储器与控制总线、数据总线的连接与控制总线的连接:用控制:用控制;用控制RAMROM:,可与CS一同控制与数据总线的连接非字结构的存储芯片多片组合成8位长度(除数据线外所有信号连在一起)6.3 主存储器接口1. EPROM与CPU的接口
9、1)芯片特性(2716)2K´8,存取时间450ns引脚(24):A010、D07、GND、Vcc、Vpp、(PD/PGM)、OEVpp:编程电源,编程时,+25V;正常读出时,+5V(PD/PGM):片选(功率下降/编程脉冲),编程时宽度为50ms的正脉冲;读出时,1,功率下降75:允许输出,低有效工作方式信号工作方式(PD/PGM)VppD07读00+5V输出输出禁止×1+5V高阻功率下降1×+5V高阻编程正脉冲1+25V输入编程核实00+25V输出编程禁止01+25V高阻2)接口方法低位地址、数据线直接相连Vcc连+5V,Vpp由开关控制确定译码方法并画地址
10、位图CE、OE由高位地址、控制信号译码 SRAM与CPU的接口1)芯片特性(2114)1K´4,存取时间450ns引脚(18):Vcc、GND、A09、D03、CS、WEWE:=0,写;=1,读2)接口方法低位地址A09直接相连D03与数据总线连续4位相连;每2片组成8位CS由高位地址译码产生WE受MEMW控制译码器A010A1115A010³1MRDCEOERD译码器2716A010A010³1MCEOED07译码器A010A1115A010MCEOED07RD2. SRAM与CPU的接口1)芯片特性(2114)1K´4,存取时间450ns引脚(18)
11、:Vcc、GND、A09、D03、CS、WE:=0,写;=1,读2)接口方法低位地址A09直接相连D03与数据总线连续4位相连;每2片组成8位由高位地址译码产生受MEMW控制3)接口举例举例:用2716构成4KB的ROM(0000H0FFFH); 用2114构成4KB的RAM(2000H2FFFH),16位地址共用2片27168片2114,每2片为一组(分析同§6.2)MEMWD4774LS138ABCA15A14A13A12A11G2AG2B+5VY0Y1Y4A10³1³1³1³12716 (1)CEOE2716 (2)CEOE21O14 (
12、1)CSWECSWE(5)2114 (2)CSWECSWE(6)2114 (3)CSWECSWE(7)2114 (4)CSWECSWE(8)MEMRA010A10D07A010D07A09A09D03D03Y53. DRAM与CPU的接口地址两路复用锁存定时刷新DRAM接口的特殊性1)芯片特性(2164)64K´1,存取时间200ns,刷新时间间隔2ms引脚(16):Vcc、GND、A07、RAS、CAS、DIN、DOUT、WERAS:行选通信号CAS:列选通信号DIN:数据输入信号DOUT:数据输出信号结构特征地址输入:RAS有效,输入低8位作行地址;有效,输入高8位作列地址单元选
13、择:4个128×128阵列,行、列地址最高位进行四选一刷新:有效,无效;一次刷新4×128个(控制四选一电路和数据输出)刷新一遍所有存储元需128个刷新周期2)接口方法(借助DRAM控制器)CPU仲裁电路刷新地址计数器地址多路开关定时 发生器刷新定时器DRAMRASCASWE地址地址总线读/写 DRAM控制器的构成ñ地址多路开关:将地址转换成行、列地址ñ刷新定时器:定时提供刷新请求ñ刷新地址计数器:提供刷新地址,自动加1ñ仲裁电路:读写与刷新同时请求时仲裁ñ时序发生器:提供、 DRAMC8203的功能ñ提供行/列地
14、址多路转换和行/列地址选通信号ñ有刷新定时器和刷新计数器,可内部定时启动刷新或由外部请求ñ刷新与存取冲突裁决,空闲时刷新优先,否则正在进行者优先ñ产生系统响应(开始了一个存取周期)传送响应(读:数据已稳定出现在数据端;写:数据已写入DRAM)ñ最多可驱动64片DRAM 8203支持2164时的引脚定义及功能B0:存储体选择,=0时有效;=1时有效是共用的有效时才能启动读写操作;也才会有和刷新时和同时有效,无效AH07AL07外部刷新请求保护芯片选择读请求写请求REFRQPCSWRRD存储体选择B0地址输出行选通16K/64KX0/OP2X1/CLKRAS
15、01OUT07CASWE列选通写允许SACKXACK系统响应传送响应 用8203控制2组(共16片)2164构成128KB的接口连接AH07AL07PCSWRRDB016K/64KOUT07CASWE8203A015MEMRMEMW³1A17A19A18A16RAS0RAS1A07RASCASWEA07RASCASWE2164´8片2164´8片MM(廉价动态RAM):程序运行的所有信息Cache(高速静态RAM):当前使用最多的代码和数据,主存部分内容的副本内存地址索引机构置换控制器高速缓冲存储器CPU主存段(页)地址地址总线数据总线高位地址低位 地址Cache
16、结构框图1. 地址映象方式1)全相联映象方式(灵活;地址索引机构存储页号)· 原则:Cache和MM均划分为页,MM中的任何一页可调入到Cache中的任何一页位置上· 256B/页;Cache:32KB,128页;MM:16MB,64K页FFFFH00HFFH2000H00HFFH0002H00HFFH0001H00HFFH0000H00HFFH页号MM页内地址12700HFFH10000HFFH200HFFH100HFFH000HFFH页号Cache页内地址1270002H1000001H20000H1FFFFH02000H单元地址地址索引128´16高7位地址
17、2)直接映象方式· 原则:Cache划分为页,MM划分为段,每段容量与Cache相同,Cache只接收页号相同的页· 256B/页;Cache:32KB;MM:16MB,512段 (地址索引机构存储段号)3)分组相联映象方式· 原则:Cache和MM均划分为组,组容量相同;组内直接映象,组间全相联映象(分为1组:直接映象 1页/组:全相联)2. 地址索引机构作用:命中时形成Cache的高位地址 特点:按内容存取的相联存储器CAM,TTL器件,本身读写时间延迟极小,所有比较一次完成3. 置换控制策略先进先出(FIFO),易实现,但效果不理想最近最少使用(LRU),效果好,但复杂目前大多数32位微处理器中已包含Cache和存储管理部件021270114002127一页01275112
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 二零二五年度建筑施工现场工伤赔偿补偿合同
- 二零二五年度家具行业展会赞助合同
- 2025年度旅游行业导游劳务派遣与景区管理服务合同
- 二零二五年度学校家长联合学生安全保障合同
- 二零二五年度房屋拆迁补偿安置及后续保障服务合同样本
- 二零二五年度山地承包合同书:山地森林资源管理与保护承包合同
- 年会外包合同范本
- 整栋大楼租赁合同范本
- 拆迁废品合同范本
- 渔业资源开发合同
- DB11T 1030-2021 装配式混凝土结构工程施工与质量验收规程
- 激光武器课件
- 2024年学校信访工作制度
- AIGC辅助教师作文评价的效果研究
- 智鼎在线测评题库88题
- 2024年官方兽医考试题库
- 花城版音乐八下第4单元《生命之歌》教案
- 抢救技术 气管插管术
- 电缆敷设施工方案及安全措施
- 高中英语-人教-选修二-单词默写
- 《公共政策学(第二版)》 课件 第3章 政策模型;第4章 政策议程
评论
0/150
提交评论