cadence芯片设计教程

1、12 常用EDA软件比较 Cadence16.3软件介绍 学习方法 专业名词 Cadence16.3软件组成及功能 操作介绍：简单的一个流程 软件的安装和破解目录3 OUTLINE Cadence 系统概述版图设计工具Virtuoso LE版图验证工具Diva版图验证工具Dracula4 Cadence 系统概述Cadence 概述设计流程系统组织结构系统启动帮助系统5 Cadence 概述为什么要学习Cadence工具6v集成电路发展趋势Cadence 概述年1997199920012003200620092012特征尺寸(nm)2501801501301007050最低的电源电压(V)1.

2、82.51.51.8 1.21.5 1.21.5 0.91.2 0.60.90.5-0.6通用集成电路750120014001600200025003000 ASIC30050060070090012001500DRAM28040045056079011201580芯片面积(mm2 )MPU300340385430520620750ASIC480800850900100011001300MPU3.7M6.2M10M18M39M84M180MASIC8M14M16M24M40M64M100M桌面式产品7090110130160170175便携式产品1.21.41.722.42.83.2工作频率晶

3、体管数/cm2最大功耗(W)7市场需求以及工艺技术的发展使得设计 复杂度提高，为满足这样的需求，我们 必须掌握最强大的 EDA 工具 Cadence 概述8Cadence 概述9v全球最大的 EDA 公司v提供系统级至版图级的全线解决方案v系统庞杂，工具众多，不易入手v除综合外，在系统设计，在前端设计输入和仿真，自动布局布线，版图设计和验证等领域居行业领先地位v具有广泛的应用支持v电子设计工程师必须掌握的工具之一Cadence 概述10vSystem-Level DesignvFunction VerificationvEmulation and AccelerationvSynthesis/

4、Place-and-RoutevAnalog,RF,and Mixed-Signal DesignvPhysical Verification and AnalysisvIC PackagingvPCB DesignCadence 概述11 集成电路设计流程算法设计算法设计逻辑综合逻辑综合可测性设计可测性设计低功耗设计低功耗设计版图验证版图验证设计规则检查设计规则检查互连参数提取互连参数提取12 CELL 设计流程创建工艺文件版图单元验证版图反标注打印输出生成抽象生成参数化单元生成复杂阵列符号生成模拟单元转换13v大多数 Cadence 工具使用同样的库模型，库结构按目录结构组织数据，这利于不

5、同工具之间的数据交互和一致操作。系统组织结构物理组织逻辑组织目录库子目录单元子目录视图14 系统组织结构15vDDMS（Design Data Management System）系统组织结构DDMS物理路径Path/lib/cell_1/layout_3.0逻辑名称cell_1 layout 3.0Library.lib 16vExample系统统组织结构vendlibdffmux2gatesbodyVhdl.vhd/usr/proj/vendlib/usr/proj/vendlib/dff/usr/proj/vendlib/mux2/usr/proj/vendlib/mux2/gates/

6、usr/proj/vendlib/mux2/body17vTerms and Definitions库（library）：特定工艺相关的单元集合单元（cell）：构成系统或芯片模块的设计对象视图（view）：单元的一种预定义类型的表示CIW：命令解释窗口属性（attributes）：预定义的名称-值对的集合搜索路径（search path）：指向当前工作目录和 工作库的指针系统组织结构18v环境设置1 .cshrc 文件设置 .cshrc文件中指定 Cadence 软件和 licence 文件所在的路径 2 .cdsenv 文件设置 .cdsenv 文件包含了 Cadence 软件的一些初始设

7、置，该文件用 SKILL 语言写，Cadence 可直接执行3 .cdsinit 文件设置4 cds.lib 文件设置系统启动195 工艺文件（technology file) 技术文件包含了设计必需的很多信息，对设计，尤其是版图设计很重要。它包含层的定义，符号化器件定义，几何、物理、电学设计规则，以及一些针对特定 Cadence 工具的规则定义，如自动布局布线的规则，版图转换成 GDSII 时所使用层号的定义。6 显示文件（display.drf）系统启动20v系统启动1 前端启动命令系统启动命令规模功能icdes基本数字模拟设计输入icdssicde 加数字设计环境icmsm前端模拟、混合

8、、微波设计iccaxl前端设计加布局规划212 版图工具启动命令系统启动命令规模功能layouts基本版图设计（具有交互 DRC 功能）layoutPlusm基本版图设计（具有自动化设计工具和交互验证工具）223 系统级启动命令系统启动命令规模功能swbsPcb 设计msfbl混合型号IC设计icfbxl前端到后端大多数工具23 系统启动24 Command Interpreter Window（CIW）系统启动Log 文件菜单栏窗口号输出域命令提示行输入域鼠标按钮提示25v两种方式寻求帮助1 openbook 在UNIX提示符下输入命令 openbook: host openbook &am

9、p;2 工具在线帮助 每个工具右上角的“help”菜单 帮助系统26 OUTLINE Cadence 系统概述版图设计工具Virtuoso LE版图验证工具Diva版图验证工具Dracula27vVirtuoso Layout Editor版图编辑大师 Cadence最精华的部分在哪里版图设计工具Virtuoso LEVirtuoso Layout Editor界面漂亮友好功能强大完备操作方便高效28v目标版图设计工具Virtuoso LE理解 Layout Editor 环境学会如何使用 Layout Editor学会运行交互 DRC&LVS学会将设计转为Stream format学

10、会定制版图编辑环境29v单元设计具体流程版图设计工具Virtuoso LE30第一步：建库执行：执行：CIWToolsLibrary Manager LMFileNewLibrary Virtuoso LE 使用介绍31第二步：指定工艺文件Virtuoso LE 使用介绍32第三步：建立版图单元执行：LMFileNewCell View Virtuoso LE 使用介绍33第四步：打开版图单元执行：CIWFileOpen Virtuoso LE 使用介绍选择库选择视图选择单元34v版图编辑环境版图设计工具Virtuoso LE35vVirtuoso Layout Editing版图设计工具Vi

11、rtuoso LE36vLSW-层选择窗口版图设计工具Virtuoso LE37q设置有效 Drawing 层 执行：执行：LSWEditSet Valid Layers 版图设计工具Virtuoso LE38qDisplay Resource Editor版图设计工具Virtuoso LE39qLayers and display.drf版图设计工具Virtuoso LE40qSet Display Options版图设计工具Virtuoso LE41qSet Editor Options版图设计工具Virtuoso LE42q鼠标用法版图设计工具Virtuoso LE43q工艺文件流图版图

12、设计工具Virtuoso LE44vTechnology File 命令版图设计工具Virtuoso LE45v主要编辑命令qUndo取消qRedo恢复qMove移动qCopy复制qStretch拉伸qDelete删除qMerge合并qSearch搜索版图设计工具Virtuoso LE编辑命令非常友好，先点击命令，然后对目标图形进行操作46v主要创建命令qRectangle矩形qPolygon多边形qPath互联qLabel标签qInstance例元qContact通孔版图设计工具Virtuoso LE现在LSW中选中层，然后点击创建命令，在画相应图形47vINV Example 首先回顾一下

13、CMOS反相器制作流程：Stage 1:绘制反相器版图N wellP well48Stage 2:绘制反相器版图P diffusionN diffusion49Stage 3:绘制反相器版图Poly gate50Stage 4:绘制反相器版图P+ implantN+ implant 51Stage 5:绘制反相器版图contact52Stage 6:绘制反相器版图Metal 153Stage 7:绘制反相器版图via54Stage 8:绘制反相器版图Metal 255 绘制反相器版图版图编辑工具使用器件加工工艺流程OK！561绘制反相器版图572绘制反相器版图583绘制反相器版图594绘制反相

14、器版图605绘制反相器版图616绘制反相器版图627绘制反相器版图638绘制反相器版图649绘制反相器版图65 现在，您已经掌握版图编辑大师的基本操作，通过上机实验巩固和提高！Virtuoso Layout Editor6667 OUTLINE Cadence 系统概述版图设计工具Virtuoso LE版图验证工具Diva版图验证工具Dracula68 设计流程69版图验证的必要性？ 确保版图绘制满足设计规则 确保版图与实际电路图一致 确保版图没有违反电气规则 可供参数提取以便进行后模拟版图验证70vIC 后端流程图:版图验证71q Diva Diva 是 Cadence 的版图编辑大师Vir

15、tuoso集成的交互式版图验证工具，具有使用方便、操作快捷的特点，非常适合中小规模单元的版图验证。q Dracula Dracula（吸血鬼）是 Cadence 的一个独立的版图验证工具，按批处理方式工作，功能十分强大，目前是完整芯片验证的标准。Cadence 版图验证工具72v Diva Design Interactive Verification Automation DIVA 是 Cadence软件中的验证工具集，用它可以找出并纠正设计中的错误.它除了可以处理物理版图和准备好的电气数据，从而进行版图和线路图的对查（LVS）外。还可以在设计的初期就进行版图检查，尽早发现错误并互动地把错误

16、显示出来，有利于及时发现错误所在，易于纠正。 版图验证工具DIVA73q Diva 工具集组成:1.设计规则检查（iDRC）2.版图寄生参数提取（iLPE）3.寄生电阻提取（iPRE）4.电气规则检查（iERC）5.版图与电路图一致比较（iLVS）版图验证工具DIVA74v Remark:1.Diva中各个组件之间是互相联系的，有时候一个组件的执行要依赖另一个组件先执行。例如：要执行LVS就先要执行DRC。 2.运行 Diva 之前，要准备好规则验证文件，这些文件有默认名称：做DRC时的文件应以divaDRC.rul命名，版图提取文件以divaEXT.rul命名。做LVS时规则文件应以diva

17、LVS.rul命名。版图验证工具DIVA75vDIVA功能qDRCqExtractorqERCqLVS版图验证工具DIVA76vDRC:对 IC 版图做几何空间检查，以确保线路能够被 特定加工工艺实现。vERC:检查电源、地的短路，悬空器件和节点等电气 特性。vLVS:将版图与电路原理图做对比，以检查电路的连 接，与MOS的长宽值是否匹配。vLPE:从版图数据库提取电气参数（如MOS的W、L值 BJT、二极管的面积，周长，结点寄生电容等） 并以Hspice 网表方式表示电路。 版图验证工具DIVA77vDIVA工具流程版图验证工具DIVA78vDesign Rule Checking版图验证工

18、具DIVA79qDRC 界面版图验证工具DIVA80Checking Method指的是要检查的版图的类型:FlatFlat 表示检查版图中所有的图形，对子版图块不检查。HierarchicalHierarchical利用层次之间的结构关系和模式识别优化，检查电路中每个单元块内部是否正确。hier w/o optimization hier w/o optimization 利用层次之间的结构关系而不用模式识别优化，来检查电路中每个单元块 。Checking Limit Checking Limit 可以选择检查哪一部分的版图: Full Full 表示查整个版图Incremental Inc

19、remental 查自从上一次DRC检查以来，改变的版图。by area by area 是指在指定区域进行DRC检查。一般版图较大时，可以分块检查。 版图验证工具DIVA81Switch Names 在在DRC文件中，我们设置的switch在这里都会出现。这个选项可以方便我们对版图文件进行分类检查。这在大规模的电路检查中非常重要。Echo CommandsEcho Commands 选上时在执行DRC的同时在CIW窗口中显示DRC文件。Rules FileRules File 指明DRC规则文件的名称，默认为divaDRC.rulRules LibraryRules Library 这里选定

20、规则文件在哪个库里。MachineMachine 指明在哪台机器上运行DRC命令。locallocal 表示在本机上运行。对于我们来说，是在本机运行的，选local。remoteremote 表示在远程机器上运行。Remote Machine NameRemote Machine Name 远程机器的名字。 版图验证工具DIVA82v Diva 查错: 错误在版图文件中会高亮显示，很容易观察到。另外也可以选择Verify-Markers-Find菜单来帮助找错。单击菜单后会弹出一个窗口，在这个窗口中单击apply就可以显示第一个错误。同样，可以选择Verify-Markers-ExplainV

21、erify-Markers-Explain来看错误的原因提示。选中该菜单后，用鼠标在版图上出错了的地方单击就可以了。也可以选择Verify-Markers-DeleteVerify-Markers-Delete把这些错误提示删除。 版图验证工具DIVA83 版图验证工具DIVA84q分析错误（Explain）版图验证工具DIVA85 版图验证工具DIVA86vExtractor版图验证工具DIVA87vExtractor 功能q提取器件和互联信息用于 ERC 或 LVSq提取网表q提取有寄生参数的版图网表用于模拟v提取层次qFlatqHierarchicalqMicro版图验证工具DIVA88

22、qExtractor 界面版图验证工具DIVA89 版图验证工具DIVA90vLVS版图验证工具DIVA91 版图验证工具DIVALVS92 版图验证工具DIVALVS Check93vDracula （吸血鬼）是吸血鬼）是 Cadence 的一个独立的版图验的一个独立的版图验证工具，它采用批处理的工作方式。证工具，它采用批处理的工作方式。Dracula 功能强功能强大，目前被认为布局验证的标准，几乎全世界所有大，目前被认为布局验证的标准，几乎全世界所有的的 IC 公司都拿它作公司都拿它作 sigh-off 的凭据。特别是对整个的凭据。特别是对整个芯片版图的最后验证，一定要交由芯片版图的最后验

23、证，一定要交由 Dracula 处理。处理。 版图验证工具Dracula94vBasics of Dracula Verication 版图验证与工艺相关-需要工艺信息数据库 版图验证输入-版图数据(GDSII格式);网表信息(用于LVS);工艺相关信息 验证方式-Incremental VS Full chip Hierarchical VS Flatten Online VS offline版图验证工具Dracula95vDracula 主要功能: 1设计规则检查设计规则检查DRC *2电气规则检查电气规则检查ERC3版图版图&原理图一致性检查原理图一致性检查LVS *4版图参数提

24、取版图参数提取LPE5寄生电阻提取寄生电阻提取PRE版图验证工具Dracula96vDracula 的处理流程版图验证工具Dracula97vHow to Use Dracula Tool 创建/获取命令文件; 填充设计数据信息; 编译命令文件; 提交执行文件; 查询验证结果报表并修改错误;版图验证工具Dracula98v版图GDSII 格式转换 WHY：Dracula 处理对象是GDSII文件操作步骤：执行：CIWFileExportStream弹出如下窗口：版图验证工具Dracula99 版图验证工具Dracula运行目录输出文件名What is this?100 版图验证工具Dracul

25、aIt is this,the two units should be consistent!These two items should be changed according to your design101 版图验证工具Dracula102v Function of DRC 检查布局设计与制程规则的一致性; 基本设计规则包括各层width,spcing及不同层之间的spcing,enclosure等关系; 设计规则的规定是基于process variation, equipment limitation,circuit reliability; 特殊情况下,设计规则允许有部分弹性;D

26、racula-DRC103Find DRC Errors with InQueryDracula-DRC104Dracula DRC 验证步骤：1.1.把版图的把版图的GDII文件导出到含有文件导出到含有DRC规则文件的规则文件的目录（目录（run directoryrun directory）下；下；2.2.更改更改DRCDRC文件中的文件中的INDISKINDISK和和PRIMARYPRIMARY值；值；3.3.在在xterm中，进入含中，进入含DRC规则文件的运行目录规则文件的运行目录下，依次输入如下命令：下，依次输入如下命令： % PDRACULA %:/get DRC文件名文件名 %:/fi % Dracula-DRC1054.4. 打开待检验单元的版图视图，在工作窗口打开待检验单元的版图视图，在工作窗口选择选择ToolsDracula Interface （对于（对于4.45以下版本，选择以下版本，选择Tools-InQuery），），工具菜工具菜单里多出单里多出DRC、LVS等项。等项。 Dracula-DRC1065.5. 选择选择DRC-setup，弹出如下图所示对话框，弹出如下图所示对话框，在在Run Directory栏中填入运行栏中填入运行DRC的路径的路径后，点后，点OK，打