VHDL语言设计4选1多路选择器讲解学习_第1页
VHDL语言设计4选1多路选择器讲解学习_第2页
VHDL语言设计4选1多路选择器讲解学习_第3页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、VHDL语言设计4选1多路选择器4选1多路选择器的VHDL描述要求:THEN语句和CASE语句实现4选1多路选择器,其中选择控制信号si和s0的数据类型为STD_LOGIC_VECTORs仁?O?,sO=?O?;s仁?O?,sO=?1?;s1=?1?,sO=?O?和s仁?1?,sO=?1?时,分别执行y<=a、yv=b、yv=c、yv=d。一、解法1:用IF_THEN语句实现4选1多路选择器(1)程序:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux41ISPORT(a,b,c,d:INSTD_LOGIC;sO:INSTD_LOGIC;s1

2、:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDENTITYmux41;ARCHITECTUREif_mux41OFmux41ISSIGNALsOs1:STD_LOGIC_VECTOR(1DOWNTO0)定义标准逻辑位矢量数据BEGINsOs1<=s1&s0;-s1相并sO,即s1与sO并置操作PROCESS(sOs1,a,b,c,d)BEGINIFsOs1="00"THENy<=a;ELSIFs0s1="01"THENy<=b;ELSIFs0s1="10"THENy<=c;ELSEy&

3、lt;=d;ENDIF;ENDPROCESS;ENDARCHITECTUREif_mux41;(2)编译的结果如下:_1LIBRARYZUSEIEEE2rTD_L0GTC_l.l石岂ALL;3 3EWTITYttittK41lS3SPORT(引46*IN5TD_LOfJIC;5 5U;INSTP_LOGIC;6 31:INSTOGIC:7 y:OUT号TdIlOGM):aEMDENTITYmux41;:ARCHITECTUREl£_mux41OFntuxaISSIGMALsOsl:STD_LOGIC_VECTOR(1DOUWTO0);定义标准逻辑位矢虽数据BBEGINgOsKglts

4、O;s上相并即R与如并査操柞PROCESSs口slra.tocr,d)8EGINSIFsOst=J|00»THENy<=a;ISS!ELSIFsOsl=f,mrrTHENy«h;17BELSIFsOsl=M10r,THENy<=c;.ELSEy<-d;3EMbTFEHDPROCESS;EWPARCHITECTURE22编译报告:FlowStatus.Succsssfiil-!lonMiyZ32:24:40201&QuartusIIVersion90Buili13202/25/2009S5FullVersicnReisiomNamemix4iTop-

5、levelEntityNamen*ux4iFamilyFLEK1CKDeviceErF10KIQlJCa4-4TimingFinfcl用包七timlugrequirenexiteYesTot1®番iuents2/7T6(<1)TotalpinsTF阴12慕TotalmemorybiIs0/6.144(D%)二、解法2:用CASEg句实现4选1多路选择器(1)程序:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux41ISPORT(a,b,c,d:INSTD_LOGIC;sO:INSTD_LOGIC;s1:INSTD_LOGIC;y:

6、OUTSTD_LOGIC);ENDENTITYmux41;ARCHITECTUREcase_mux41OFmux41ISSIGNALs0s1:STD_LOGIC_VECTOR(1DOWNTO0)定义标准逻辑位矢量数据类型BEGINs0s1<=s1&s0;-s1相并s0,即s1与s0并置操作PROCESS(s0s1,a,b,c,d)BEGINCASEs0s1IS-类似于真值表的case语句WHEN"00"=>y<=a;WHEN"01"=>y<=b;WHEN"10"=>y<=c;WHEN&

7、quot;11"=>y<=d;WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;ENDcase_mux41;(2)编译结果:1 LTBRARVIEEE;2 USEIEEE,STDLOGICi151.ALL;3 jENTITYK1UK41IS4 SPORT(aftorcrd:INSTD_LOGIC;5 sn:INSTD_LCX;IC;6 51;INTTDLOGTC;7 y:OUTSTDLOGIC);8 ENDENTITY-H1UX41;9 ARCHITECTUREcase_wux4iOFi»ld<41ISSIGNALsosl:5T

8、DLOGIC_VECTOR(1DOWNTO口心-定文标准逻辑位矢區数据类型/:BEGIN2031<=Sl£sa;_ml相并"0rWsl与兰并萱燥件HPROCESS(snslrarbrefri)BEGIM15CASEsOslIS斐馆于克值恚的c*匕语旬ieWHENf,aoif->y5a;17WHENf,0i,F=>y<-b;!WHEN"1口“三Ay<=c;19WHENrrllFTFya=d;20WHENOTHERS=AHULL;21EWD匚ASE;EMDPROCESS;ENDcase_inux41;24编译报告:Flo*StatusSucceKifvlMonfflfcy232231:5520fEQuartusIIVersion9.0Btiild13202/25/20MSTlullVersionRevi'sicinNamemux41ToplavalIntityNwnawux-41Fa

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论