第2章 微处理器 (楼俊君)

1、1第第2 2章章 微处理器微处理器2主要内容：l8086/8088CPU的结构及工作原理l8086的引脚及其工作模式 l8086CPU的总线周期与时序 l系统总线及其性能指标32.1 8086/8088CPU概述 掌握：l 8086是INTEL公司于1978年推出的一种高性能16位微处理器，双列直插40个引脚，双列直插式封装，采用CMOS工艺制造，单一+5V电源供电，时钟频率：5MHZ10MHZ，l 8086的内部寄存器、运算部件、数据通路及对外部设备的数据总线均为16位宽度，既能处理16位数据也能处理8位数据。8086有20根地址线，可寻址的内存空间为1MB（220B）。42.2 8086C

2、PU的功能结构 8086CPU功能结构可分为两大部分即总线接口单元BIU（BUS INTERFASE UNIT）和执行单元EU（Execution Unit）构成52.2.1 总线接口单元BIU lBIU负责与存储器和外设传递数据。lBIU主要由以下各部分组成：（1）4个16位段地址寄存器CS、DS、SS、ES及一个20位的地址加法器。（2）16位指令指针IP（3）6字节的指令队列（4）输入/输出控制电路6l 8086CPU有20根地址线，故可寻址的内存储器的空间为1MB，存储器的每个字节中都可以存放一个字节的数据（8位二进制数），每个字节拥有唯一的地址编号（20位二进制数或5位十六进制数），

3、存储单元的20位地址称为物理地址PA（physical address）或绝对地址。l 8086CPU与内存间的信息交换要通过20根地址线发出20位的物理地址，但8086CPU内部的寄存器都为16位，在程序中也只能使用16位地址，寻址范围局限在64KB，为解决这个问题，8086CPU采用分段方法分段方法管理1MB的内存空间，即将1MB的内存分为若干个逻辑段，每个逻辑段最大长度为64KB，各段可连续或不连续排列，段的区域可部分重叠，也可全部重叠。 2.2.1 总线接口单元BIU 7l 8086CPU把内存分为4种逻辑段，即代码段、数据段、堆栈段和附加段，每个段由连续的存储单元构成，当要访问逻辑段

4、内的某一单元时，只要给出逻辑段的起始地址以及该单元与起始地址间的距离（又称段内偏移量EA或偏移地址，以字节数计）即可确定其物理地址。l 逻辑段的起始地址必须能被16整除，即段的起始地址必须是XXXX0H的形式，这里X代表16进制字符。段起始地址的高16位称为段基址，它在访问存储器前被置于某个段地址寄存器中。l CPU在形成20位物理地址时，根据所执行的操作，自动选择某个段寄存器，将其中的内容（16位）自动左移4位空出的低4位自动添0，再通过20位的地址加法器与16位的段内偏移量相加形成对应的物理地址 2.2.1 总线接口单元BIU 8l 存储单元的20位物理地址=16位的段基地址10H+16位

5、的段内偏移量。段基地址和段内偏移量又称为逻辑地址（logical address），逻辑地址常写成XXXXH：YYYYH。其中XXXXH是段基地址，YYYYH是段内偏移量，都是16位无符号数。 l 四种逻辑段中，代码段用于存放当前要执行的指令段，既只有放到代码段的指令才能被CPU执行。数据段或附加段用于存放指令要访问的数据，可以事先把要处理的数据放到数据段或附加段中，堆栈段用于临时存放一些数据，如在响应中断、子程序调用时，把需要保护的数据（如断点地址）存在堆栈中，当需要这些数据时，再把它们从堆栈中取出来。2.2.1 总线接口单元BIU 9l 存储器采用分段结构，方便了CPU对存储器的访问。当所

6、访问的存储器处于同一逻辑段时，可不改变段寄存器的值，只需改变段内的偏移地址，这就是段内寻址。当需要改变段寄存器的值寻找新的地址时，称为段间寻址。2.2.1 总线接口单元BIU 10lEU负责指令的执行，它从指令队列中取出指令，译码并执行，完成指令所规定的操作后将指令执行的结果提供给BIU。 lEU由算术逻辑单元ALU 、标志寄存器FR、通用寄存器组及执行部件控制电路组成。2.2.2 执行单元EU 11指令的一般执行过程： 取指令 指令译码 （前2步合称为取指） 读取操作数 执行指令 存放结果 （最后3步统称指令执行）2.2.3 BIU与EU的协调动作 12l早期的CPU采用串行工作方式： 1）

7、 CPU访问存储器存取数据或指令时要等待总线操作的完成 2）CPU执行指令时总线处于空闲状态 缺点：CPU无法全速运行 解决：总线空闲时预取指令使CPU需要指令时能立刻得到取指令1执行1取操作数2执行2CPUBUS忙碌忙碌忙碌忙碌存结果1取指令22.2.3 BIU与EU的协调动作 13l8位位CPU（如如8080）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行416位位CPU（8086/8088）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行4 t2.2.3 BIU与EU的协调动作 14l 8086/8088C

8、PU内部结构可以从几个不同的角度来理解。从微观角度看有电路结构；从计算机原理的角度看有功能结构；从软件编程角度看有编程结构。l 所谓编程结构是指用户在编写程序时看到的CPU。用户编程时使用CPU寄存器而不关心CPU的功能，因此编程结构即CPU的寄存器结构。l 8086CPU内有14个16位寄存器用于存放数据、指令等信息，根据功能不同可以分为通用寄存器、段寄存器和控制寄存器三类。 2.3 8086CPU的编程结构 152.3 8086CPU的编程结构 16l8086的内部寄存器的内部寄存器含14个16位寄存器，按功能可分为三类 8个通用寄存器（通用Regs） 4个段寄存器 （Seg Regs）

9、2个控制寄存器（Con Regs）2.3 8086CPU的编程结构 17通用寄存器通用寄存器（通用Regs） 数据寄存器（AX，BX，CX，DX）地址指针寄存器（SP，BP）变址寄存器（SI，DI）2.3 8086CPU的编程结构 18l8086含4个16位数据寄存器，它们又可分为8个8位寄存器，即：AX AH，ALBX BH，BLCX CH，CLDX DH，DL作用: 常用来存放参与运算的操作数或运算结果2.3 8086CPU的编程结构 19数据寄存器特有的数据寄存器特有的习惯用法习惯用法lAX：累加器。多用于存放中间运算结果; 所有I/O指令必须都通过AX与接口传送信息.lBX：基址寄存器

10、。在间接寻址中用于存放基地址；lCX：计数寄存器。用于在循环或串操作指令中存放循环次数或重复次数.lDX：数据寄存器。在32位乘除法运算时存放高16位数;在间接寻址的I/O指令中存放I/O端口地址。20地址指针寄存器地址指针寄存器lSP：堆栈指针寄存器。 其内容为栈顶的偏移地址；lBP：基址指针寄存器。 常用于在访问内存时存放内存单元的偏移地址。2.3 8086CPU的编程结构 21BX与与BP在应用上的区别在应用上的区别l相同点: 作为通用寄存器，l 二者均可用于存放数据；l不同点: 作为基址寄存器， BX通常用于寻址数据段； BP通常用于寻址堆栈段。lBX一般与DS或ES搭配使用; BP一

11、般与SS拾配.注：间接寻址时注：间接寻址时 仅仅BX、BP、SI、DI可用于存储器寻址；可用于存储器寻址； 仅仅DX可用于可用于I/O寻址。寻址。22变址寄存器变址寄存器lSI：源变址寄存器lDI：目标变址寄存器l作用: 变址寄存器常用于指令的间接寻址或变址寻址。 特别是在串操作指令中，用SI存放源操作数的偏移地址，而用DI存放目标操作数的偏移地址。2.3 8086CPU的编程结构 23段寄存器段寄存器（专用Seg Regs ） 作用: 用于存放逻辑段的段基地址 CS：代码段寄存器 代码段用于存放指令代码 DS：数据段寄存器 ES：附加段寄存器 数据段和附加段用来存放操作数 SS：堆栈段寄存器

12、 堆栈段用于存放返回地址，保存寄存器内容，传递参数堆栈段SS数据段DS/ES代码段CS24控制寄存器控制寄存器（专用Con Regs ）lIP：指令指针寄存器，其内容为下一条 要执行的指令的偏移地址lFLAGS：标志寄存器状态标志状态标志：存放运算结果的特征 6个状态标志位(CF，SF，AF，PF，OF，ZF)控制标志控制标志：控制某些特殊操作 3个控制标志位(IF，TF，DF)ODITSZAPC1502467891011FLAGS25l8086CPU有40个引脚，采用双列直插封装。l为解决功能多与引脚少的矛盾，8086采用了引脚复用技术，使部分引脚具有双重功能。2.4 8086CPU的引脚及

13、其工作模式 26地址地址/数据线数据线地址地址/状态线状态线非屏蔽中断非屏蔽中断可屏蔽中断请求可屏蔽中断请求最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式读信号读信号总线保持请求信号总线保持请求信号总线保持相应信号总线保持相应信号写信号写信号存储器存储器/IO控制信号控制信号M/IO=1,选中存储器选中存储器M/IO=0,选中选中IO接口接口数据发送数据发送/接收信号接收信号DT/R=1,发送发送DT/R=0,接收接收数据允许信号数据允许信号地址允许信号地址允许信号中断响应信号中断响应信号测试信号测试信号:执行执行WAIT指令，指令，CPU处于

14、空转等待处于空转等待; TEST有效时有效时,结束等待状态。结束等待状态。准备好信号准备好信号:表示内存表示内存或或I/O设备准备好，设备准备好，可以进行数据传输。可以进行数据传输。复位信号复位信号278086CPU两种组态两种组态 28l8086的最小模式指的是微型计算机系统中只有8086一个微处理器，将8086的MN/MX引脚接+5V就可使8086工作在最小模式下。l在这种方式下，由8086CPU直接产生系统所需的全部控制信号。l最小模式系统特点是：总线控制逻辑直接由8086CPU产生和控制，若有8086之外的其他模块想占用总线，则可向8086提出请求，在8086允许并响应的情况下，该模块

15、才可获得总线控制权，使用完后再把总线控制权交还给8086。298086CPU两种组态两种组态30l 8086的最大模式是微机系统中包含两个或多个微处理器，其中8086是主处理器，其余的是协助主处理器工作的协处理器，如数值运算协处理器8087和I/O协处理器8089等。l 最大模式下，8086CPU不直接提供用于存储器或I/O读写的读写命令等控制信号，而是要将当前要执行的传送操作类型编码为3个状态位输出，由总线控制器8288对状态信息进行译码产生相应控制信号。l 最大模式系统的特点是：总线控制逻辑由总线控制器8288产生和控制，即8288将主处理器的状态和信号转换成系统总线命令和控制信号。协处理

16、器只是协助主处理器完成某些辅助工作。31主要引线（主要引线（最小模式最小模式下）下）8088是工作在最小还是最大模式由MN/MX端状态决定：MN/MX=0时工作于最大模式，反之工作于最小模式。数据信号线(DB)与地址信号线(AB)：l AD7AD0：三态，地址/数据复用线。ALE有效时为地址的低8位。地址信号有效时为输出，传送数据信号时为双向。l A19A16：三态，输出。高4位地址信号，与状态信号S6-S3分时复用。l A15A8 ：三态，输出。输出8位地址信号。32主要的控制主要的控制(CB)和状态信号和状态信号l WR： 三态，输出。写命令信号；l RD： 三态，输出。读命令信号；l I

17、O/M：三态，输出。指出当前访问的是存储器还是I/O接口。高：I/O接口，低：内存l DEN：三态，输出。低电平时，表示DB上的数据有效；l RESET：输入，为高时，CPU执行复位；l ALE： 三态，输出。高：AB地址有效；l DT/ R：三态，输出。数据传送方向，高：CPU输出，低：CPU输入33READY信号信号(输入输入)：T T1 1T T2 2T T3 3TwaitTwaitT T4 4用于协调用于协调CPU与存储器、与存储器、I/O接口之间的速度差异接口之间的速度差异READY信号由存储器或信号由存储器或I/O接口发出。接口发出。READY=0时，时，CPU就在就在T3后插入后

18、插入TW周期，插入的周期，插入的TW个数取决于个数取决于READY何时变为高电平。何时变为高电平。34中断请求和响应信号中断请求和响应信号lINTR：输入，可屏蔽中断请求输入端。 高电平：有INTR中断请求lNMI：输入，非屏蔽中断请求输入端。 低高（上升沿），有NMI中断请求lINTA：输出，对INTR信号的响应。35总线保持信号lHOLD：总线保持请求信号输入端。当CPU以外的其他设备(如DMA)要求占用 总线时，通过该引脚向CPU发出请求。lHLDA：输出，对HOLD信号的响应。为高电平时，表示CPU已放弃总线控制 权，所有三态信号线均变为高阻状 态。36l 从时序角度考虑，CPU的工作

19、时序分为三类周期即时钟周期、指令周期和总线周期。l 时钟周期也称为T状态，是CPU处理动作的最小时间单位。时钟周期值的大小由系统时钟（晶振频率）确定。8086的主频为5MHZ，时钟周期为200ns。l 执行一条指令所需的时间称为指令周期。但是8086/8088中不同指令的指令周期是不等长的。l 总线周期由若干个时钟周期组成，也称机器周期（machine cycle），指CPU对内存储器或输入/输出端口完成一次读/写操作所需的时间。 2.5 8086CPU的总线周期与时序 37l读总线周期时序2.5.2 8086CPU的典型时序举例 38l写总线周期时序2.5.2 8086CPU的典型时序举例 39l 总线是一组信号线的集合，是计算机各部件之间传输地址、数据和控制信息的公共通路。从物理结构来看，它由一组导线和相关的控制、驱动电路组成。在微型计算机系统中，总线常被作为一个独立的部件看待。l 总线的特点在于其公共性，即它可同时挂接多个部件或设备。总线上任