第5章触发器1

1、1第五章第五章 触触 发发 器器Chapter5 FlipFlops2信息时代信息时代比特时代比特时代比特比特信息信息的的DNA:信息数字化为01110001101001000101的二进制序列，其中每1位就是1个比特。文字文字网络网络比特时代比特时代3比特如何存储？比特如何存储？日常接触到的：硬盘、光盘、日常接触到的：硬盘、光盘、U U盘、内存条等。盘、内存条等。记忆元件可以是：记忆元件可以是：磁芯，磁芯，半导体触发器半导体触发器；MOSMOS电路等。电路等。4第五章第五章 触发器触发器Chapter 5 Flip-Flops 第一节第一节 概述概述 第二节第二节 触发器的电路结构与动作特点

2、触发器的电路结构与动作特点 5.2.1 基本基本RS触发器触发器 5.2.2 同步触发器同步触发器 5.2.3 主从触发器主从触发器 5.2.4 边沿触发器边沿触发器 5.2.5 CMOS触发器触发器 第三节第三节 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 第四节第四节 触发器应用举例触发器应用举例55.1 概述概述 数字电路中，有时需要使用具有记忆功能的数字电路中，有时需要使用具有记忆功能的基本逻辑单元基本逻辑单元, 这种逻辑单元叫做这种逻辑单元叫做触发器触发器。 触发器触发器是构成时序逻辑电路的是构成时序逻辑电路的基本电路基本电路，是，是联系组合逻辑电路和时序逻辑电路的联系

3、组合逻辑电路和时序逻辑电路的桥梁桥梁。数字电路分为数字电路分为: 组合逻辑电路组合逻辑电路和和时序逻辑电路时序逻辑电路两大类。两大类。组合逻辑电路的基本单元是组合逻辑电路的基本单元是基本门。基本门。时序逻辑电路的基本单元是时序逻辑电路的基本单元是触发器。触发器。6什么是触发器什么是触发器？能够存储能够存储1 1位二值信号位二值信号(0(0，1)1)的基本单元电的基本单元电路统称为路统称为触发器触发器。HOW?触发器触发器的基本的基本特点特点1、具有、具有两个两个能自行保持的能自行保持的稳稳定状态定状态表示逻辑状态的表示逻辑状态的0和和1；2、根据不同的输入信号可以、根据不同的输入信号可以置成置

4、成 1 或或 0状态状态。5.1 概述概述7分分 析析&QQSDRDYDDSSQ1DDDDDSRSRQRY依然是直入直出的组合逻辑电路，依然是直入直出的组合逻辑电路，无记忆功能。无记忆功能。8&QQSDRD Q 端、端、Q 端为两个端为两个互补互补的输出端的输出端 ；Q =1, Q = 0，定义为，定义为1态；态；基本基本RS触发器触发器Q =0, Q = 1，0态；态；分分 析析9(一一)按按电路结构形式电路结构形式不同可分为：不同可分为： 基本触发器基本触发器 同步触发器同步触发器 主从触发器主从触发器 维持阻塞触发器维持阻塞触发器 CMOS边沿触发器边沿触发器(二二)按按

5、逻辑功能逻辑功能分为：分为： RS、JK、D、T、T 等等(三三)按按存储数据的原理存储数据的原理不同可分为：不同可分为： 静态触发器静态触发器 和和 动态触发器动态触发器 二、触发器的分类二、触发器的分类靠电路状态的自锁靠电路状态的自锁通过在通过在MOS管栅极输管栅极输入电容上存储电荷入电容上存储电荷5.1 概述概述10三、三、触发器的触发方式触发器的触发方式 (触发器状态变化时间的控制条件触发器状态变化时间的控制条件)直接触发直接触发：没有触发控制约束，激励变化时触：没有触发控制约束，激励变化时触发器状态立即变化。发器状态立即变化。电平触发电平触发：触发控制为开关电平信号：触发控制为开关电

6、平信号E，E为为有效电平时，触发器状态根据激励信号改变。有效电平时，触发器状态根据激励信号改变。边沿触发边沿触发：触发控制为时钟脉冲信号：触发控制为时钟脉冲信号CP (Clock Pulse)，触发器状态只在，触发器状态只在CP的有效沿的有效沿(01上升沿上升沿 或或 10下降沿下降沿) 瞬间变化。瞬间变化。5.1 概述概述11 当控制条件满足时，触发器当控制条件满足时，触发器新新的输出与激的输出与激励输入励输入X及及原原输出的逻辑关系输出的逻辑关系:Qn+1 = F(X, Qn)次态次态Qn+1触发器变化后的新状态；触发器变化后的新状态；现态现态Qn 触发器变化前的原状态触发器变化前的原状态

7、5.1 概述概述四、触发器的特性方程四、触发器的特性方程125.1 概述概述四、触发器的特性方程四、触发器的特性方程当控制条件满足时，触发器的新状态可以是：当控制条件满足时，触发器的新状态可以是：置位：置位：Qn+1=“1”复位：复位：Qn+1=“0”保持：保持： Qn+1= Qn (与原来的状态相同与原来的状态相同)翻转：翻转： Qn+1= Qn (与原来的状态相反与原来的状态相反)135.2 触发器的电路结构与动作特点触发器的电路结构与动作特点&QQSDRD Q 端、端、Q 端为两个端为两个互补互补的输出端的输出端 ；Q =1, Q = 0，定义为，定义为1态；态；基本基本RS触发

8、器触发器Q =0, Q = 1，0态；态；5.2.1 基本基本RS触发器触发器(Basic RS Flip-Flop)14基本基本RS-FF的特性表的特性表 1100111101010111100010100001*0011*DSDRnQ1nQ011置1&QQSDRD0保保持持置置 1一、工作原理一、工作原理(0触发有效触发有效)&QQSDRD110原态1保持1015基本基本RS-FF的特性表的特性表 1100111101010111100010100001*0011*DSDRnQ1nQ保保持持置置 1001清0&QQSDRD1清清 011保持&QQSDRD原态

9、0101一、工作原理一、工作原理(0触发有效触发有效)16基本基本RS-FF的特性表的特性表 1100111101010111100010100001*0011*DSDRnQ1nQ保保持持置置 1清清 000不允许&QQSDRD11不不定定* 的0状态同时消失后状态不定DSDR一、工作原理一、工作原理(0触发有效触发有效)17不允许输入同时为不允许输入同时为0，若，若0态同时消失，次态不定。态同时消失，次态不定。DSDRQQ0011111101延时短延时短00态态5.2.1 基本基本RS触发器触发器18DSDRQQ0011111110延时短延时短0不允许同时为不允许同时为0，若同时为，

10、若同时为0，次态不定。，次态不定。1态态5.2.1 基本基本RS触发器触发器19与非门构成的基本与非门构成的基本RS-FF的逻辑图的逻辑图 二、逻辑图及特性表二、逻辑图及特性表DSDRQQ基本基本RS-FF的特性表的特性表 1100111101010111100010100001*0011*DSDRnQ1nQ* 的0状态同时消失后状态不定DSDR5.2.1 基本基本RS触发器触发器20Qn+10001111001001110DDRSQn01RSQRSQnn次态方程：次态方程：三、特性表（真值表）三、特性表（真值表）SD RD 0 1 不允许1*1置 1 清 00Qn保 持Qn+1说 明0 0

11、1 0 1 1 5.2.1 基本基本RS触发器触发器21四、动作特点四、动作特点 由于触发信号直接加在输出门的输入端，所由于触发信号直接加在输出门的输入端，所以在输入信号的全部时间里，都能以在输入信号的全部时间里，都能直接直接改变输出改变输出端端 Q 和和 Q 的状态。的状态。直接触发直接触发DSDRQQ5.2.1 基本基本RS触发器触发器22与非门构成的基本与非门构成的基本RS-FF五、逻辑符号五、逻辑符号与非门构成：与非门构成：0 触发有效触发有效SD 端端是置是置1端端RD 端端是清是清0端端5.2.1 基本基本RS触发器触发器D直接直接23例例1：已知基本已知基本RS-FF中中 和和

12、的电压波形如的电压波形如下图所示，试画出下图所示，试画出Q和和 端对应的电压波形端对应的电压波形(令令 )。DSDRQ0nQ解：解：24思思 考考 题题 1. 已知已知R、S是与非门构成的基本是与非门构成的基本RS触触发器的输入端，则约束条件为发器的输入端，则约束条件为( )。(A). RS = 0 (B). RS = 1(C). R+S = 0 (D). R+S = 1D2. 能否用或非门构成基本能否用或非门构成基本RS触发器？特触发器？特性方程是？有没有约束条件？性方程是？有没有约束条件？25DSDRnQ1nQ0 00 00 00 00 00 01 11 11 11 10 00 00 01

13、 11 11 10 00 01 11 10 01 10 00 01 11 11 11 10 01 1*0*0二、或非门构成的基本二、或非门构成的基本RS触发器触发器 (简简)或非门构成的基本或非门构成的基本RS-FF的逻辑图和图形符号的逻辑图和图形符号 或非门构成的基本或非门构成的基本RS-FF的真值表的真值表(特性表特性表) 保持保持置置1置置0不定不定1 触发有效触发有效，SD 端端是置是置1端，端，RD 端端是清是清0端，端，注：注： SD和和RD的的1状态同时消失后状态同时消失后状态将不定。状态将不定。 26SD(SD)端叫做端叫做直接直接置位端；置位端；因此：因此：动作特点动作特点

14、由于触发信号直接加在输出门的输入端，所以在输入信由于触发信号直接加在输出门的输入端，所以在输入信号的全部时间里，都能号的全部时间里，都能直接直接改变输出端改变输出端 Q 和和 Q 的状态。的状态。RD(RD)端叫做端叫做直接直接复位端。复位端。用用D作脚标作脚标5.2.1 基本基本RS触发器触发器(Basic RS Flip-Flop)D = Direct 直接直接27基本基本RS触发器的特点：触发器的特点： 电路简单，电路简单，直接置位、复位直接置位、复位，操作方便。，操作方便。基本基本RS触发器经常用于触发器经常用于键盘输入、消除开关噪声键盘输入、消除开关噪声等场所。等场所。5.2.1 基

15、本基本RS触发器触发器(Basic RS Flip-Flop)例例2：键盘消抖示例键盘消抖示例28如何存储、处理多位？如何存储、处理多位？用用多个触发器多个触发器存储多位数据。存储多位数据。引入引入同步信号同步信号使多个触发器同时工作。使多个触发器同时工作。时钟脉冲时钟脉冲时钟信号时钟信号，简称简称时钟时钟，用用CP (Clock Pulse)表示。表示。时钟是系统的时钟是系统的“脉搏脉搏”。tCP295.2.2 同步触发器同步触发器(Synchronous Flip-Flop)这种利用同步信号同时进行工作的触发器称为：这种利用同步信号同时进行工作的触发器称为：同步触发器同步触发器，又称为：又

16、称为：“时钟触发器时钟触发器”，即：时钟控制的即：时钟控制的 电平触发器电平触发器 。电平触发电平触发30G1、G2 门构成基本门构成基本RS 触发器，触发器，&QQSDRD&CPRSG1G2G3G41. 同步同步RS触发器的电路结构触发器的电路结构一、电路结构与工作原理一、电路结构与工作原理G3、G4 门构成输入控制电路。门构成输入控制电路。同步同步RS触发器触发器5.2.2 同步触发器同步触发器(Synchronous Flip-Flop)312.工作原理工作原理 ( 1 触发有效触发有效) CP=0 时，时，G3、G4 门封锁，触发信号不起作用。门封锁，触发信号不起作用。

17、 CP=1, 在在 S 端触发时端触发时, Q=1 CP=1, 在在 R 端端 触发时触发时 Q=0 11111111000000CP=1 时，时，G3、G4 门打开，触发信号可加到基本触发器上。门打开，触发信号可加到基本触发器上。&QQ&CPRSG1G2G3G4&QQ&CPRSG1G2G3G4一、电路结构与工作原理一、电路结构与工作原理 同步触发器同步触发器323. 特性表特性表(1触发有效触发有效)CP R S QCP R S Qn n+ +1 10 01 11 11 10 00 00 0 1 11 1 0 01 11 11 10 0Q Qn nQ Qn n

18、X XX X1 1* *1 1不允许不允许置置 1 1 清清 0 0保保 持持说说 明明保保 持持01RSQRSQnn4. 几点说明几点说明1) 图示同步图示同步RS 触发器为触发器为 1 触发有效；触发有效；2) 表中表中*表示表示:若若 R,S 端同时触发，则当端同时触发，则当 R ,S 端端的触发信号同时消失时，电路的次态不定；的触发信号同时消失时，电路的次态不定；3) 输入端的约束条件为输入端的约束条件为 RS = 0。一、电路结构与工作原理一、电路结构与工作原理 同步触发器同步触发器335. 逻辑符号逻辑符号1S1RQSRQC1CP一、电路结构与工作原理一、电路结构与工作原理 同步触

19、发器同步触发器34 在使用同步在使用同步RS-FF时，有时还需要在时，有时还需要在CP信号到来信号到来之前将触发器预先置成指定的状态，为此在实用的同之前将触发器预先置成指定的状态，为此在实用的同步步RS-FF电路上往往还设有专门的电路上往往还设有专门的异步置位输入端异步置位输入端和和异步复位输入端异步复位输入端。其逻辑图和图形符号如下所示。其逻辑图和图形符号如下所示。实用同步实用同步RS-FF的逻辑图和逻辑符号的逻辑图和逻辑符号 CP=035异步置位端异步置位端异步复位端异步复位端R1S1RQSQC1CPRDSD触发器在触发器在CP控制下正常工作时应使控制下正常工作时应使 SD、RD 处于高电

20、平。处于高电平。异步置位输入端和异步复位输入端异步置位输入端和异步复位输入端36动作特点：动作特点：在在 CP = 1 的全部时间里，的全部时间里，R、S 端端信号的变化都将引起触发器输出状态的变化。信号的变化都将引起触发器输出状态的变化。 1 2SRQCP三、输出电压波形举例三、输出电压波形举例RD二二. 动作特点动作特点缺点：缺点：抗干扰能力差。抗干扰能力差。干扰信号干扰信号跳变跳变5.2.2 同步触发器同步触发器(Synchronous Flip-Flop)37解：解：例例2 2：已知同步已知同步RS-FF的的CP、S、R的波形，且的波形，且 , 试画出试画出Q、 的波形。的波形。1nQ

21、Q38二、同步二、同步D触发器触发器同步同步D-FF的逻辑图的逻辑图 同步同步D-FF的特性表的特性表CPD说明0 x00保持111000送0101101送111nQ1nQ 为了为了从根本上避免同步从根本上避免同步RS触发器触发器R、S同时为同时为1的情况的情况出现，出现，可以在可以在R和和S之间接一非门。这种单输入的之间接一非门。这种单输入的FF叫做同步叫做同步D触发触发器器(又称又称D锁存器锁存器)，其逻辑图和特性表如下所示：，其逻辑图和特性表如下所示：特性方程为：特性方程为：DQn139同步同步D-FF的惯用符号和国标符号的惯用符号和国标符号 同步同步D-FF的逻辑功能是的逻辑功能是：C

22、P到来时到来时 (CP=1)，将，将输入数据输入数据D存入触发器，存入触发器，CP过后过后 (CP=0)，触发器保，触发器保存该数据不变，存该数据不变，直到下一个直到下一个CP到来时，才将新的数到来时，才将新的数据存入触发器而改变原存数据。据存入触发器而改变原存数据。 正常工作时要求：正常工作时要求：CP=1期间期间D端数据保持不变。端数据保持不变。二、同步二、同步D触发器触发器40三、同步三、同步JK触发器触发器同步同步JK-FF的逻辑图的逻辑图 同步同步JK-FF的特性表的特性表CPJ K说明0X X00保持保持1110 0 001110 100置置01011 001置置11111 101

23、翻转翻转10nQ1nQ 同步同步JK-FF解决了同步解决了同步RS-FF输入控制端输入控制端 S=R=1 时触时触发器的新状态不确定的问题发器的新状态不确定的问题。JK-FF的的J端相当于置端相当于置“1”(S)端，端，K端相当于置端相当于置“0” (R)端。端。41同步同步JK-FF的惯用符号和国标符号的惯用符号和国标符号 由同步由同步JK-FF的特性表可知：的特性表可知： 1、当、当J=K=1时，时， ，触发器处于，触发器处于翻翻转转状态，其余情况同同步状态，其余情况同同步RS-FF一样。一样。nnQQ1nnnQKQJQ1三、同步三、同步JK触发器触发器2、同步、同步JK-FF的特性方程为

24、：的特性方程为：42同步同步T-FF的逻辑图的逻辑图 同步同步T-FF的特性表的特性表四、同步四、同步T 和和 T 触发器触发器CPT说明0X00保持保持111000111101翻转翻转10nQ1nQJ=K=T 将将JK-FF的的J端和端和K端连在一起，即得到端连在一起，即得到 T触发器触发器，其逻辑图和特性表如下所示：其逻辑图和特性表如下所示：43同步同步T-FF的惯用符号和国标符号的惯用符号和国标符号 若若将将T输入端恒接高电平，则成为输入端恒接高电平，则成为T 触发器触发器。T-FF的特性方程为：的特性方程为： 由同步由同步T-FF的特性表或将的特性表或将 J=K=T 代入代入 JK-F

25、F 的特性方程可得同步的特性方程可得同步T-FF的特性方程为：的特性方程为：nnnQTQTQ1nnQQ1四、同步四、同步T 和和 T 触发器触发器44五、同步触发器的空翻现象五、同步触发器的空翻现象(一一) 同步触发器的触发方式同步触发器的触发方式 上述四种功能的同步触发器均属于上述四种功能的同步触发器均属于电平触电平触发方式发方式。 电平触发方式有电平触发方式有高电平触发高电平触发和和低电平触发低电平触发两种。两种。45五、同步触发器的空翻现象五、同步触发器的空翻现象(二二)同步触发器的空翻同步触发器的空翻 在同步触发器在同步触发器CP为高电平期间，输入信号发为高电平期间，输入信号发生多次变

26、化，触发器也会发生相应的多次翻转。生多次变化，触发器也会发生相应的多次翻转。同步同步D-FF的空翻现象的空翻现象46 这种这种在在CP为高电平期间，因输入信号变化而为高电平期间，因输入信号变化而引起触发器状态变化引起触发器状态变化多于一次多于一次的现象，称为的现象，称为触发触发器的空翻器的空翻。 由于空翻问题，同步触发器只能用于数据的锁由于空翻问题，同步触发器只能用于数据的锁存，而存，而不能实现不能实现计数、移位、存储等功能。计数、移位、存储等功能。 五、同步触发器的空翻现象五、同步触发器的空翻现象475.2.3 主从触发器主从触发器(Master-Slave Flip-flop) 为了提高触

27、发器工作的可靠性，希望为了提高触发器工作的可靠性，希望在每个在每个CP周期里输出端的状态只改变一次周期里输出端的状态只改变一次。 主从结构的触发器主从结构的触发器是在同步触发器的基础上设计的。是在同步触发器的基础上设计的。 为了克服空翻，又产生了无空翻的为了克服空翻，又产生了无空翻的主从触发主从触发器器和和边沿触发器边沿触发器等新的触发器结构形式。等新的触发器结构形式。48一、主从一、主从RS-FF(一一)电路结构与工作原理电路结构与工作原理 主从主从RS触发器由触发器由两个两个同样的同样的同步同步RS触发器触发器组成，组成，但它们的但它们的时钟信号相位相反时钟信号相位相反。其结构框图和图形符

28、。其结构框图和图形符号如下所示：号如下所示：主从主从RS-FF的结构框图和图形符号的结构框图和图形符号 5.2.3 主从触发器主从触发器(Master-Slave Flip-Flop)49CP G7、G8 G3、G4 工工 作作 情情 况况CP=1 时时CP=0 时时打打 开开封封 锁锁封封 锁锁打打 开开主触发器工作主触发器工作从触发器保持从触发器保持从触发器工作从触发器工作 主触发器保持主触发器保持2、工作原理、工作原理Q的状态根据的状态根据R、S端的触发情况改变端的触发情况改变Q = Q注意：注意：在在CP的一个变化周期中，触发器输出状态只改变一次。的一个变化周期中，触发器输出状态只改变

29、一次。50主从主从RS-FF特性表特性表几点说明几点说明1)图示主从图示主从RS 触发器触发器 1 触发有效；触发有效；2)表中表中*表示：若表示：若 R、S 端同时触发，端同时触发，则在则在CP回到回到0后后,输出状态不定；输出状态不定；3)输入端的约束条件为输入端的约束条件为 RS = 0。 CP R S Q CP R S Qn n+ +1 1X X0 00 00 10 11 01 01 11 1X XX XQ Qn n1 10 01 1* *Q Qn n51 101010010110封锁封锁打开打开打开打开封锁封锁主从主从RS-FFRS-FF的逻辑图的逻辑图 52 01100101010

30、1封锁封锁打开打开打开打开封锁封锁主从主从RS-FFRS-FF的逻辑图的逻辑图 53 主从主从RS-FFRS-FF的逻辑图的逻辑图 11101*1*01011*1*封锁封锁打开打开打开打开封锁封锁54 但由于主触发器本身仍是一个同步但由于主触发器本身仍是一个同步RS触发器，所触发器，所以在以在CP=1期间期间 和和 状态仍然会随状态仍然会随S、R状态的变状态的变化而多次变化，而且仍需遵守约束条件化而多次变化，而且仍需遵守约束条件 SR=0 ，且，且其特性方程仍为：其特性方程仍为：QQnnQRSQ15.2.3 主从触发器主从触发器(Master-Slave Flip-Flop) 从从同步同步RS

31、触发器触发器 到到 主从主从RS触发器触发器 这一演变，这一演变，克克服了服了CP=1期间触发器输出状态可多次翻转的问题。期间触发器输出状态可多次翻转的问题。55(1)主从主从RS-FF的翻转分两步动作：的翻转分两步动作： 第一步，在第一步，在CP=1期间主触发器接收输入期间主触发器接收输入S、R的信号的信号，被置成相应的状态；，被置成相应的状态； 5.2.3 主从触发器主从触发器(Master-Slave Flip-Flop)(二二)动作特点动作特点 第二步，第二步，CP下降沿到来时，从触发器按主触发下降沿到来时，从触发器按主触发器的状态翻转器的状态翻转，Q , Q 端状态的端状态的改变发生

32、在改变发生在CP的的下降沿。下降沿。56 (2)在在CP=1的全部时间里，的全部时间里，S, R 均对主触发器起控均对主触发器起控制作用，所以必须考虑整个制作用，所以必须考虑整个CP=1期间里输入信号的期间里输入信号的变化过程才能确定触发器的状态。变化过程才能确定触发器的状态。即：从触发器只能输出即：从触发器只能输出 CP=1期间，主触发器期间，主触发器最后一次最后一次 变化所得到的状态。变化所得到的状态。 5.2.3 主从触发器主从触发器(Master-Slave Flip-Flop)(二二)动作特点动作特点57主从主从RS-FF波形图波形图主触发器主触发器从触发器从触发器SRQ0nQ 例：例：在下图所示的主从在下图所示的主从RS触发器电路中，若触发器电路中，若CP、S、R的电的电压波形如图