华南理工数字逻辑平时作业

1、1. 简述PN结的形成过程，并说明PN结的电学特性。答PN结采用不同的掺百杂工艺,将P型半导体与N型半导体制作在同一块硅片上,在它们的交界面就形成空间电荷区称PN结。PN结具有单向导电性。 PN结（PN junction） 一块单晶半导体中 ，一部分掺有受主杂质是度P型半导体，另一部分掺有施主杂质是N型半导体时 ，P 型半导体和N型半导体的交界面附近的过渡区称。PN结有同质结和异质结两种。用同一种半导体材料制成的 PN 结叫同质结 ，由禁带宽度不同的两种半导体材料制成的PN结叫异质结。制造PN结的方法有合金法、扩散法、离问子注入法和外延生长法等。制造异质结通常采用外延生长法。 在 P 型半导体

2、中有答许多带正电荷的空穴和带负电荷的电离杂质。在电场的作用下，空穴是可以移动的，而电离杂质（离子）是固定不动的 。N 型半导体中有许多可动的负电子和固定的正离子。当P型和N型半导体接触时，在界面附近空穴从P型半导体向N型半导体扩回散，电子从N型半导体向P型半导体扩散。空穴和电子相遇而复合，载流子消失。因此在界面附近的结区中有一段距离缺少载流子，却有分布在空间的带答电的固定离子，称为空间电荷区 。2. 简述双极型晶体管的三种工作状态。答：1、工作状态(或工作模式)有放大状态、截止状态、饱和状态和反向放大状态四种.放大状态就是输出电流与输入电流或者与输入电压成正比的一种工作状态。在输出伏

3、安特性曲线上，放大状态所处的范围对于BJT和FET有所不同。2、饱和状态就是晶体管的一种低电压、大电流工作状态(即开态).对于BJT(双极型晶体管)和对于FET(场效应晶体管),饱和 状态的含义大不相同,要特别注意区分开来.饱和状态就是晶体管的一种低电压、大电流工作状态(即开态).对于BJT(双极型晶体管)和对于FET(场效应晶体管),饱和 状态的含义大不相同,要特别注意区分开来.3、截止状态就是电流很小、基本上不导通的一种工作状态(工作模式).这种状态,不管是BJT(双极型晶体管),还是FET(场效应 晶体管),都是一致的;在输出伏安特性曲线上,其范围都是处于最下面的小区域(紧靠横轴电压轴)

4、3. 简述场效应晶体管的工作原理。答：场效应管三个引脚分为：g极（栅极）、d极（漏极）、s极（源极）。 场效应管与三极管的工作原理有很大的不同。 场效应管时由加在输入端（栅极）的电压来控制输出端（漏极）的电流，也就是说场效应管是由栅极输入电压控制的压控电流源。4. 把十进制数0.625转换成二进制数。答：0.625（0.101）2。5. 何为卡诺图？请写出用卡诺图化简逻辑函数的一般步骤。答：卡诺图是逻辑函数的一种图形表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内，此方格图称为卡诺图。（1）一般步骤： 第一步：作出函数的卡诺图。第二步：

5、在卡诺图上圈出函数的全部质蕴涵项。按照卡诺图上最小项的合并规律，对函数F卡诺图中的1方格画卡诺圈。为了圈出全部质蕴涵项，画卡诺圈时在满足合并规律的前提下应尽可能大，若卡诺圈不可能被更大的卡诺圈包围，则对应的“与”项为质蕴涵项。第三步：从全部质蕴涵项中找出所有必要质蕴涵项。在卡诺图上只被一个卡诺圈包围的最小项被称为必要最小项，包含必要最小项的质蕴涵项即必要质蕴涵项。为了保证所得结果无一遗漏地覆盖函数的所有最小项，函数表达式中必须包含所有必要质蕴涵项。第四步：求出函数的最简质蕴涵项集。若函数的所有必要质蕴涵项尚不能覆盖卡诺图上的所有1方格，则从剩余质蕴涵项中找出最简的所需质蕴涵项，使它和必要质蕴涵

6、项一起构成函数的最小覆盖。归纳起来，卡诺图化简的原则是： 在覆盖函数中的所有最小项的前提下，卡诺圈的个数达到最少。 在满足合并规律的前提下卡诺圈应尽可能大。 根据合并的需要，每个最小项可以被多个卡诺圈包围。3.求函数的最简“或-与”表达式当需要求一个函数的最简“或-与”表达式时，可采用“两次取反法”。具体如下： 先求出函数F的反函数F的最简“与-或”表达（合并卡诺图上的0方格）； 然后对F的最简“与-或”表达式取反，从而得到函数F的最简“或-与”表达式。卡诺图化简逻辑函数具有方便、直观、容易掌握等优点。但依然带有试凑性。尤其当变量个数大于6时，画图以及对图形的识别都变得相当复杂。6. 说明TT

7、L逻辑门电路的电源电压是多少？TTL高电平和低电平的范围分别是多少？答：TTL门电路中，电源电压VCC低电平0V，高电平+5V。输入端悬空属于多余输入端的处理范畴，悬空相当于接高电平（+5V），但悬空时对地呈现的阻抗很高，容易受到外界干扰。TTL集成电路主要有54/74系列标准TTL、高速型TTL(H-TTL)、低功耗型TTL(L-TTL)、肖特基型TTL(S-TTL)、低功耗肖特基型TTL(LS-TTL)五个系列。标准TTL输入高电平最小2V，输出高电平最小2.4V，典型值3.4V，输入低电平最大0.8V，输出低电平最大0.4V，典型值0.2V。S-TTL输入高电平最小2V，输出高电平最小类

8、2.5V，、类2.7V，典型值3.4V，输入低电平最大0.8V，输出低电平最大0.5V。LS-TTL输入高电平最小2V，输出高电平最小类2.5V，、类2.7V，典型值3.4V，输入低电平最大类0.7V，、类0.8V，输出低电平最大类0.4V，、类0.5V，典型值0.25V。TTL电路的电源VDD供电只允许在+5V±10%范围内，扇出数为10个以下TTL门电路。7. 简述由与非门组成的基本RS触发器的工作原理。答：根据“与非”门的逻辑关系，只要有一个输入端为低电平，输出就是高电平（即见0得1），只有所有输入端均为高电平时，输出才是低电平（即全1得0）。依据这一逻辑关系分析基本rs触发器

9、的工作原理如下：1.=0、=1假定所加的输入信号为=0、=1；(1) 触发器原来处于0状态假定触发器原来处于0状态（规定q端的状态为触发器状态），即q=0，按照与非门“有低出高”的功能，会使b门输出q=1（即a门输入a=1），此时a门两输入端均为高电平，按“全高出低”的功能，（即b=0），于是触发器由原来的0状态翻转为1状态，即使撤除输入信号，因b=0，所以触发器仍会保持b门输出q=1和a门输出，即触发器可稳定地保持1状态不变，这就是触发器具有存储（记忆）功能的原因。(2) 触发器原来处于1状态假定触发器原来处于1状态（即q=1，），这时相应的输入端a=1、b=0，即使输入信号=0、=1，触发

10、器仍会保持1状态不变。2.=1、=0假定所加的输入信号为=1、=0；(1) 触发器原来处于0状态假定触发器原来处于0状态（即q=0，），这时b门翻转输出低电平（即a=0），a门因“有低出高”，即b=1，因a=0，由与非门功能得知：无论输入什么信号都不会改变，q=0的状态。（2）触发器原来处于1状态假定触发器原来处于1状态（即q=1，），因交叉相连会使a=1、b=1，当输入信号=1、=0到来后，a门翻转，同时b从0变为1，于是b门翻转q=0，触发器从1状态变为0状态。3.=1、=1假定输入信号=1、=1，不难看出，它不能改变与非门的输出状态，所以触发器仍保持原来状态不变。4.=0、=0假定输入信

11、号=0、=0，由于都是低电平，故两个与非门输出必须定都是高电平，即q=1，但触发器的输出状态必须是一高一低，故这种情况是禁止的。将以上分析结论归纳整理以后，即可得到基本rs触发器的真值表如表1所列。由该表可清楚看出：基本r-s触发器具有置0、置1和维持原来状态三种功能。触发器的逻辑表达式为：q=表2 基本rs触发器的真值表01101010qn+110qn禁止说明：qn+1为q端新状态，qn为q端原状态8. 试着设计一个三人表决电路，采用少数服从多数的原则。用最少的与非门实现该电路，画出逻辑电路图。答：ABC Y000 0001 0010 0011 1100 0101 1110 1111 1逻辑

12、来函数表达式：YABBCCA9. 试说明集电极开路门与普通门电路的区别，它的主要功能是什么？答：1.电平的上限和下限定义不一样，CMOS具有更大的抗噪区域。同是5伏供电的话，ttl一般是1.7V和3.5V的样子，CMOS一般是2.2V,2.9V的样子，不准确，仅供参考。2。电流驱动能力不一知样，ttl一般提供25毫安道的驱动能力，而CMOS一般在10毫安左右。3。需要的电流输入大小也不一样，一专般ttl需要2.5毫安左右，CMOS几乎不需要电流输入。4。很多器件都是兼容ttl和CMOS的，datasheet会有说明。如果不考虑速度和性能，一般器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些ttl电路需要下一级的属输入阻抗作为负载才能正常工作。10.写出下列各十进制数对应的原码、反码和补码。（1）+102