第二章 - 双极型逻辑集成电路

1、集成电路原理与设计集成电路原理与设计2022-4-12022-4-11王向展第二章第二章 双极型逻辑集成电路双极型逻辑集成电路 2.1 双极型IC的寄生效应 2.1.1 集成npn的结构与寄生效应 2.2 TTL电路的结构特点及工作原理 2.2.1 标准TTL电路 2.2.2 抗饱和TTL电路 S/LSTTL 2.3 ECL电路 2.3.1 ECL的原理门电路 2.3.2 典型的ECL门电路集成电路原理与设计集成电路原理与设计2022-4-12022-4-12王向展本章重点1、双极集成电路的寄生效应2、TTL、S/LSTTL、AS/ALSTTL、ECL电路的电路结构，工作原理和特点的分析与比较

2、。集成电路原理与设计集成电路原理与设计2022-4-12022-4-13王向展集成电路原理与设计集成电路原理与设计2022-4-12022-4-14王向展集成电路原理与设计集成电路原理与设计2022-4-12022-4-15王向展 集成电路原理与设计集成电路原理与设计2022-4-12022-4-16王向展非饱和型逻辑非饱和型逻辑IC关态对应于截止态，而开态对应于线性放大区。关态对应于截止态，而开态对应于线性放大区。集成电路原理与设计集成电路原理与设计2022-4-12022-4-17王向展集成电路原理与设计集成电路原理与设计2022-4-12022-4-18王向展 2.1 双极型IC的寄生效

3、应2.1.1 集成npn的结构与寄生效应一、集成npn管的有源寄生效应图2.1 集成npn晶体管的结构特点和有源寄生效应集成电路原理与设计集成电路原理与设计2022-4-12022-4-19王向展寄生pnp管处于放大区的三个条件： (1) EB结正偏（即npn管的BC 结正偏） (2) BC结反偏（即npn管的CS 结反偏） (3) 具有一定的电流放大能力（一般 pnp=13） 其中，条件(2)永远成立，因为pn结隔离就是要求衬底P+隔离环接到最低电位。条件(3)一般也很容易达到。条件(1)能否满足则取决于npn管的工作状态。集成电路原理与设计集成电路原理与设计2022-4-12022-4-1

4、10王向展 npn管工作于截止区VBC(npn)0 VEB(pnp)0VBE(npn)0 VBC(pnp)0pnp截止 npn管工作于放大区VBE(npn)0VBC(npn)0 VEB(pnp)0 VBC(pnp)0pnp截止集成电路原理与设计集成电路原理与设计2022-4-12022-4-111王向展 npn管工作于饱和区VBE(npn)0VBC(npn)0 VEB(pnp)0VCS (npn)0 VBC(pnp)0pnp处于放大区 npn管工作于反向工作区VBE(npn)0 VEB(pnp)0VCS (npn)0 VBC(pnp)0pnp处于放大区集成电路原理与设计集成电路原理与设计202

5、2-4-12022-4-112王向展抑制寄生效应的措施：（1）在npn集电区下加设n+埋层，以增加寄生pnp管的基区宽度，使少子在基区的复合电流增加，降低基区电流放大系数；同时埋层的n+扩散区形成的自建减速场也有一定的降低的作用。（2）可采用外延层掺金工艺，引入深能级杂质，降低少子寿命，从而降低 。（3）还应注意，npn管基区侧壁到P+隔离环之间也会形成横向pnp管，必须使npn管基区外侧和隔离框保持足够距离。集成电路原理与设计集成电路原理与设计2022-4-12022-4-113王向展二、集成npn管的无源寄生效应图2.2 标有寄生元件的集成npn管的剖面图集成电路原理与设计集成电路原理与设

6、计2022-4-12022-4-114王向展三、抑制无源寄生效应的措施图2.3 采用集电极接触孔磷穿透工艺的集成晶体管剖面图集成电路原理与设计集成电路原理与设计2022-4-12022-4-115王向展图2.4 采用等平面工艺后的截面积比较 （a）平面型；（b）等平面型等平面工艺与介质隔离集成电路原理与设计集成电路原理与设计2022-4-12022-4-116王向展U型槽隔离图2.5 采用U型槽隔离技术的晶体管结构集成电路原理与设计集成电路原理与设计2022-4-12022-4-117王向展 2.2 TTL电路的结构特点及工作原理2.2.1 标准TTL电路图2.6 标准SN54/74TTL门电

7、路集成电路原理与设计集成电路原理与设计2022-4-12022-4-118王向展1、电路特点 输入级采用多发射极管，在电路截止瞬态，T1对T2基极有很强的反抽作用 上升时间r。 输入端接反偏二极管，可将输入负向电压箝位在-1.5V（二极管有寄生串联电阻），使电路抗负向脉冲干扰能力提高。 输出级采用图腾柱结构（推挽），T3-D1和T5交替工作功耗，速度。 由于输出低电平时T5处于饱和态，在向高电平转换时，基区少子存贮电荷只有通过R3泄放，速度较慢，影响上升时间。集成电路原理与设计集成电路原理与设计2022-4-12022-4-119王向展2、TTL电路的不足与改进措施由上面的分析可见：欲使电路速

8、度tpd=(tpLH+tpHL)/2下降，即 tpHL 输出管驱动电流，即IB 饱和深度 超量存贮电荷 tpLH tpLH 饱和深度 IB tpHL 采用有源泄放网络，可以部分改善要解决这一矛盾，须在保证较大的驱动电流条件下设法控制晶体管的BC结上的正向偏压，加以箝位，迫使晶体管不进入饱和/深饱和区非饱和或抗饱和TTL电路。集成电路原理与设计集成电路原理与设计2022-4-12022-4-120王向展2.2.2 抗饱和TTL电路 S/LSTTL1、SBD (Schottky-Barrier-Diode)和肖特基箝位晶体管图2.7 肖特基晶体管剖面图及电气符号集成电路原理与设计集成电路原理与设计

9、2022-4-12022-4-121王向展 pn结导通时，都是少子注入 积累扩散形成电流，是一种电荷存贮效应，严重影响了pn结的高频特性。 SBD导通时，主要靠半导体多子金属，是多子器件，高频特性好。 对于相同的势垒高度，SBD的JSD或JST要比pn结的反向饱和电流JS大得多，即：对于相同的正向电流，SBD的正向导通压降较低，一般Si为0.3V，Ge为 0.2V。SBD与pn结二极管的比较集成电路原理与设计集成电路原理与设计2022-4-12022-4-122王向展M-S整流接触与欧姆接触的区别根据M-S接触理论，理想情况下 WMWS，金属与n型半导体接触形成阻挡层。 WMWS，金属与n型半

10、导体接触形成反阻挡层。 WMWS，金属与p型半导体接触形成反阻挡层。 但实际情况，由于Si，Ge，GaAs等常用半导体材料都有很高的表面态密度，不管n型还是p型都形成阻挡层。所以，实际的欧姆接触是利用隧道效应制成的。集成电路原理与设计集成电路原理与设计2022-4-12022-4-123王向展一般采用PtSi-Ti/W-Al多层金属薄膜系统。其中： Pt-Si构成SBD Ti/W阻止Al与Si相互扩散 Ti(10%)改善了金属对SiO2的粘附性和抗腐蚀性。 SBD的金属化系统的金属化系统集成电路原理与设计集成电路原理与设计2022-4-12022-4-124王向展2、STTL电路图2.8 ST

11、TL与非门电路电路构成：凡可能工作在饱和区或反向工作区的晶体管（即除T4以外的所有管子）均加SBD箝位。 T5基极接Rb、Rc、T6组成有源泄放网络。 T3、T4构成达林顿射随器，T4的BE结代替原来的电平位移二极管D1。集成电路原理与设计集成电路原理与设计2022-4-12022-4-125王向展STTL电路的特点： 优点： 输入端SBD箝位保护，由于导通电压低(0.3V)，在负向脉冲达到-0.9-1V左右，即导通保护抗干扰能力增强。而pn结二极管为-1.5V。 T1加SBD箝位，在反向工作时“发射区”注入效率， 可减小高电平输入电流。 电路瞬态特性好，速度快。(T6管导通/截止都比T5延迟

12、一 段时间) 电压传输特性的矩形性好，即转换区陡峭。集成电路原理与设计集成电路原理与设计2022-4-12022-4-126王向展 缺点： 电路抗干扰能力下降。 一方面，SBD使VCES1提高0.10.2V，门坎电平VILmax降低了0.1 0.2V。 另一方面，T5加SBD后，VBC5由0.6V0.3 0.4V，则， 输出低电平： VOL=VCE5+rcs5IC5=(VBE5-VBC5) +rcs5IC5将提高0.2 0.3V. 由低电平噪容 VNL=VILmax-VOLmax将有所降低。集成电路原理与设计集成电路原理与设计2022-4-12022-4-127王向展3、LSTTL电路电路结构

13、及特点： 输入级 D1 、D2输入反向箝位二极管，可有效地限制反向过冲，控制振铃幅度。 R1 、D3、D4组成SBD输入 的DTL输入电路。图2.9 74LSOO 2输入四与非门电路特点：速度快，输入电流小， SBD反向击穿电压在10V以上，可将不用的输入端直接与VCC相接。集成电路原理与设计集成电路原理与设计2022-4-12022-4-128王向展 驱动级 (由T2、R2及有源泄放网络T6、Rb、Rc组成)特点： 电路瞬态特性好，速度快。主要是由于T2双向输出，T6的导通和截止都比T5延迟一段时间。 有源泄放网络的电流泄放能力强，电压电压传输特性的矩形性好（转换区陡峭）。 输出级 (T3、

14、T4、T5组成推挽输出)特点： R4由接地改为接输出端，既可减小R4的电流和功耗，由可使IR4成为高电平输出电流的一部分，增加了电流驱动能力；另一方面，在小电流输出时，可将输出高电平拉至VOH=VCC-VBE3；但不利的是对T4的基极泄放能力下降。集成电路原理与设计集成电路原理与设计2022-4-12022-4-129王向展 D5、D6可提高电路的上升速度。在输出从高电平向低电平转换的瞬态 T4基区贮存的电荷可通过D5抽出 当VC2比V0下降快时，负载电容可通过D6放电 T2电流T5驱动电流 导通延迟。可见，这一过程既加速了T4管的截止，又加速了T5的导通。 限流电阻R5取值较大(100-20

15、0)，可减小瞬态大电流，从而减小了瞬态电流（浪涌电流）所造成的内部噪声。集成电路原理与设计集成电路原理与设计2022-4-12022-4-130王向展4、AS/ALSTTL电路电路结构及特点： 此类电路功耗速度特性得以改善的关键在于采用了先进的工艺技术。 采用介质隔离等平面工艺介质隔离等平面工艺，最大限度地减少了管芯面积。 低能量离子注入低能量离子注入形成基区，采用浅结浅结As扩散扩散尽可能减小基区宽度。集成电路原理与设计集成电路原理与设计2022-4-12022-4-131王向展 2.3 ECL电路2.2.1 ECL的原理门电路图2.10 ECL电路的原理门集成电路原理与设计集成电路原理与设

16、计2022-4-12022-4-132王向展1、电路结构 实际上是单端输入-双端输出的差分放大器。注意： T2基极接固定偏置-1.3V，称为定偏晶体管定偏晶体管。 ECL电路采用负电源电压系统负电源电压系统，当电源干扰由发射极进入 电路，因是共模信号，受到差分对抑制；若采用正电源供 电，则干扰将通过集电极直接传出，降低了噪声容限。集成电路原理与设计集成电路原理与设计2022-4-12022-4-133王向展a. 输入低电平 VI=VOL=-1.7VVBB=-1.3V T1截止，截止，T2优先导通优先导通。则流经T2的电流：mARVVVIEEEBEBBE47792 . 58 . 03 . 122

17、而 IC2= IE2 4mA? VC2=VCC-IC2RC2=-0.98V 而 VC1=VCC-IC1RC1=0V输出低电平VC2=-0.98V输出高电平VC1=0V此时，由 VBC2=-1.3-(-0.98)=-0.32V-1.3V T2截止，T1优先导通，则mARVVVIEEEBEOHE4 . 47792 . 58 . 09 . 012VC1=VCC-IC1RC1=-0.97V而 VC2=VCC-IC2RC2=0V输出低电平VC1=-0.97V输出高电平VC2=0V可见，欲使VC1、VC2输出低电平相同，须保证： IC1RC1=IC2RC2 对于T1管而言，此时，VBC1=-0.9-(-0.98)=0.08，BC结略显正偏，可以认为T1管处于线性放大区边缘，未进入饱和区。集成电路原理与设计集成电路原理与设计2022-4-12022-4-135王向展注意：注意：ECL原理门之间不能直接耦合连接不能直接耦合连接，因为VOH=0V 下一级VB=0而VC0，进入饱和区， 失去高速特性加射随器射随器作输出级，实现电平位移电平位移。集成电路原理与设计集成电路原理与设计2022-4-12022-4-136王向展2.3.2 典型的ECL门电路图2.11 典型的ECL门电路 (a)ECL门电路的结构 (b)逻辑图及逻辑表达式集成电路原理与设计集成电路原理与设计2022-4-120