第3章 存储器及接口

1、第 3 章半导体存储器及其接口计算机的一般结构计算机的一般结构（并行三总线结构）（并行三总线结构）外设外设地址总线地址总线数据总线数据总线控制总线控制总线存储器存储器寄存器寄存器I/OI/O接口接口3.1 半导体存储器概述3.2 随机存取存储器（RAM）3.3 只读存储器（ROM）3.4 存储器与CPU的连接 本章主要内容3.1 半导体存储器概述n微型计算机的存储结微型计算机的存储结构构n寄存器寄存器位于位于CPU中中n主存主存由半导体存储器由半导体存储器(ROM/RAM)构成构成n辅存辅存指磁盘、磁带、磁指磁盘、磁带、磁鼓、光盘等大容量存储器，鼓、光盘等大容量存储器，采用磁、光原理工作采用磁

2、、光原理工作n高速缓存高速缓存(CACHE)由由静态静态RAM芯片构成芯片构成n本章介绍半导体存储器及本章介绍半导体存储器及组成主存的方法组成主存的方法CPU（寄存器）（寄存器）CACHE（高速缓存）（高速缓存）主存（内存）主存（内存）辅存（外存）辅存（外存）二、存储器的发展外存外存n穿孔纸带穿孔纸带n盘式磁带盘式磁带n软磁盘软磁盘n光盘光盘n硬盘硬盘内存内存n随机存取存储器随机存取存储器 RAM：可读可写可读可写、断电丢失、断电丢失n只读存储器只读存储器 ROM：只读只读、断电不丢失断电不丢失3.1 存储器概述穿孔纸带穿孔纸带 Alexander Bain（传真机和电传电报机的发明人）在18

3、46年最早使用了穿孔纸带。纸带上每一行代表一个字符。3.1 存储器概述盘式磁带盘式磁带1950年，IBM最早把盘式磁带用在数据存储上。一卷磁带可以代替1万张打孔纸带。80年代之前最为普及的计算机存储设备。 3.1 存储器概述软磁盘软磁盘第一张软盘，发明于1969年，8英寸，容量80K，只读数据。1973年，小一号（6英寸），容量为256K，可以反复读写。1990年代后期，容量为1.44MB的3.5英寸软盘。 3.1 存储器概述光盘光盘LD光盘：1958年发明，12英寸，只读CD光盘：1979年发明，5英寸，700MB，可读写DVD光盘： 1995年发明，5英寸， 8.5GB，可读写HVD光盘：

4、未来，5英寸，3.9TB3.1 存储器概述硬盘硬盘大小：3.5寸、2.5寸容量：最大1TB转速：最大150003.1 存储器概述一、半导体存储器的分类n按使用属性分类按使用属性分类n随机存取存储器随机存取存储器 RAM：可读可写可读可写、断电、断电丢失丢失n只读存储器只读存储器 ROM：只读只读、断电不丢失断电不丢失n按制造工艺分类按制造工艺分类n双极型：双极型：速度快速度快、集成度低、功耗大、集成度低、功耗大nMOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取存储器随机存取存储器（RAM）静态静态 RAM（SRAM）

5、动态动态 RAM（DRAM） 非易失非易失 RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程 ROM（PROM） 紫外线擦除可编程紫外线擦除可编程 ROM（EPROM）电擦除可编程电擦除可编程 ROM（EEPROM）读写存储器RAM类型类型构成构成速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统NVRAM带微型电池带微型电池快快低低小容量非易失小容量非易失只读存储器ROMn掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：允许一次编程，此后不可更改允许一次编程，此后不可更

6、改nEPROM：用紫外光擦除，擦除后可编程；并用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程允许用户多次擦除和编程nEEPROM（E2PROM）：）：采用加电方法在线采用加电方法在线进行擦除和编程，也可多次擦写进行擦除和编程，也可多次擦写nFlash Memory（闪存）：能够快速擦写的（闪存）：能够快速擦写的EEPROM，但只能按块（，但只能按块（Block）进行擦除）进行擦除二、半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS 存储体存储体 地址译码地址译码 数据缓冲数据缓冲 控制电路控制电路半

7、导体存储器芯片的结构 存储体存储体存储器芯片的主要部分，存储器芯片的主要部分，用来存储信息用来存储信息 地址译码地址译码电路电路根据输入的地址编根据输入的地址编码来选中芯片内某个特定的存储单元码来选中芯片内某个特定的存储单元 数据缓冲数据缓冲电路电路数据输入输出通道数据输入输出通道 片选片选和和读写读写控制逻辑控制逻辑选中存储芯选中存储芯片，控制读写操作片，控制读写操作 存储体n每个存储单元具有一个每个存储单元具有一个唯一唯一的地址，可存储的地址，可存储1位位（位片结构位片结构）或）或多位多位（字片结构字片结构）二进制数）二进制数据据n存储容量与地址、数据线根数有关：存储容量与地址、数据线根数

8、有关：芯片存储容量芯片存储容量 存储单元数目存储单元数目每单元存储位数每单元存储位数2MN M：芯片的：芯片的地址线根数地址线根数 N： 芯片的芯片的数据线根数数据线根数 地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元单译码结构行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元双译码结构地址译码电路n单译码单译码结构结构n双译码双译码结构结构n双译码可简化芯片设计双译码可简化芯片设计n为芯片主要采用的译码结为芯片主要采用的译码结构构 片选和读写控制逻辑n片选端片选端-CS或或-CEn有效时，允许对该芯片进行访问操作有效时，允许

9、对该芯片进行访问操作n该控制端一般与系统的该控制端一般与系统的高位地址线高位地址线相关联，连相关联，连接时有多种处理方法：接时有多种处理方法：全译码全译码/部分译码部分译码/线选线选等等n输出控制输出控制-OEn控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出n该控制端一般连接系统的该控制端一般连接系统的读控制读控制线线n写允许控制写允许控制-WEn控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中n该控制端一般连接系统的该控制端一般连接系统的写控制写控制线线3.2 随机存取存储器静态静态RAMSRAM 2114SRAM 6264动态动态RAMDRAM 4

10、116DRAM 2164一、 静态RAMnSRAM 的基本存储单元是触发器电的基本存储单元是触发器电路路n每个每个基本存储单元基本存储单元存储存储1位位二进制数二进制数n许多个基本存储单元形成行列存储许多个基本存储单元形成行列存储矩阵矩阵nSRAM 一般采用一般采用“字结构字结构”存储矩存储矩阵：阵：n每个每个存储单元存储单元存放多位（存放多位（4、8、16等）等）n每个每个存储单元存储单元具有一个唯一的地址具有一个唯一的地址静态RAM的存储结构六管基本存储电路六管基本存储电路列选线列选线Y数据线数据线D数据线数据线DT8T7行选线行选线XT1T5T2T6T4T3VDDBA6 管基本管基本存储

11、单元存储单元列选通列选通SRAM 芯片的内部芯片的内部结构结构I/O行行地地址址译译码码列地址译码列地址译码A3A2A1A0A4 A5 A6 A710015151-CS-OE-WE输入缓冲输入缓冲输出输出缓冲缓冲6管基本管基本存储单元存储单元列选通列选通SRAM芯片2114n存储容量为存储容量为10244n18个个引脚：引脚：n10 根地址线根地址线 A9A0n4 根数据线根数据线 I/O4I/O1n片选片选 -CSn读写读写 -WE123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4-WEA6A5A4A3A0A1A2-CSGNDSRAM芯片

12、6264n存储容量为存储容量为 8K8n28个引脚：个引脚：n13 根地址线根地址线 A12A0n8 根数据线根数据线 D7D0n2 根片选根片选 -CS1、CS2n读写读写 -WE、-OE+5V-WECS2A8A9A11-OEA10-CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND1234567891011121314282726252423222120191817161532K8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2G

13、NDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引脚图引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256逻辑图逻辑图3.2、存储器芯片的容量二、动态RAMnDRAM 的基本存储单元是单个的基本存储单元是单个场效应场效应管管及其及其极间电容极间电容n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷进行刷新新n每次同时对每次同时对1行的存储单元进行刷新行的存储单元进行刷新n每个基本存储单元存储每个基本存储单元存储1位二进制数位二进制数n许多个基本存储单元形成行、列存储矩许多个基本

14、存储单元形成行、列存储矩阵阵nDRAM一般采用一般采用“位结构位结构”存储体：存储体：n每个存储单元存放每个存储单元存放 1 位位n需要需要 8 个存储芯片构成个存储芯片构成 1 个字节存储单元个字节存储单元n每个字节存储单元拥有每个字节存储单元拥有 1 个唯一地址个唯一地址动态RAM的存储结构单管基本存储电路单管基本存储电路C2C1行选线行选线列选线列选线数据线数据线T2T1单管基本单管基本存储单元存储单元DRAM芯片芯片的内部结构 T5T4T3T2T1VDD读出再生读出再生放大电路放大电路列列128列列2DINDOUT列列1行行128行行66行行65行行64行行2行行1I/O缓冲缓冲单管基

15、本单管基本存储单元存储单元读出再生读出再生放大电路放大电路DRAM芯片4116n存储容量为存储容量为 16K1n16个个引脚：引脚：n7 根地址线根地址线A6A0n1 根数据输入线根数据输入线DINn1 根数据输出线根数据输出线DOUTn行地址选通行地址选通 -RASn列地址选通列地址选通 -CASn读写控制读写控制 -WEVBBDIN-WE-RASA0A2A1VDDVSS-CASDOUTA6A3A4A5VCC123456781615141312111094116的内部结构128 128C0R064选选1译译码码128选选1译译码码写时钟写时钟-CAS-WE-RAS0012763A6A0DIN

16、DOUT脉冲发生脉冲发生脉冲发生脉冲发生2选选1译译码码列列地地址址缓缓冲冲行行地地址址缓缓冲冲读读出出输出输出缓冲缓冲输入输入缓冲缓冲再再生生放放大大存存储储体体-R0-C0DRAM芯片2164n存储容量为存储容量为 64K1n16个个引脚：引脚：n8 根地址线根地址线A7A0n1 根数据输入线根数据输入线DINn1 根数据输出线根数据输出线DOUTn行地址选通行地址选通 -RASn列地址选通列地址选通 -CASn读写控制读写控制 -WENCDIN-WE-RASA0A2A1GNDVSS-CASDOUTA6A3A4A5A7123456781615141312111093.3 只读存储器EPRO

17、M、EEPROMEPROM 2716EPROM 2764EEPROM 2817AEEPROM 2864A字线字线3字线字线2字线字线1字线字线0VDD位线位线地地址址译译码码A1A011100100D0D1D2D3掩膜式掩膜式ROM位位线线字选线字选线熔丝熔丝VCC熔丝式熔丝式PROM 一、 EPROMnEPROM 芯片顶部开有一个圆形的石英窗口，芯片顶部开有一个圆形的石英窗口，用于紫外线透过、以擦除芯片中保存的信息用于紫外线透过、以擦除芯片中保存的信息n使用专门的编程器（烧写器）使用专门的编程器（烧写器） 对对EPROM芯芯片进行编程片进行编程n编程后，应贴上不透光的封条编程后，应贴上不透光

18、的封条n出厂时，每个基本存储单元存储的都是信息出厂时，每个基本存储单元存储的都是信息“1”，编程实际上就是将，编程实际上就是将“0”写入某些基写入某些基本存储单元本存储单元EPROM芯片2716n存储容量为存储容量为 2K8n24个个引脚：引脚：n11 根地址线根地址线 A10A0n8 根数据线根数据线 DO7DO0n片选片选/编程编程 -CE/PGMn读写读写 -OEn编程电压编程电压 VPPVDDA8A9VPP-OEA10-CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO

19、2VssEPROM芯片2764n存储容量为存储容量为 ?n28个个引脚：引脚：n13 根地址线根地址线 A12A0n8 根数据线根数据线 D7D0n片选片选 -CEn编程编程 -PGMn读写读写 -OEn编程电压编程电压 VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVcc-PGMNCA8A9A11-OEA10-CED7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4

20、A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引脚图引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CE OED7D6D5D4D3D2D1D027256逻辑图逻辑图二、 EEPROMn用加电方法，进行在线（无需拔下，用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程直接在电路中）擦写（擦除和编程一次完成）一次完成）n有字节擦写、块擦写和整片擦写等有字节擦写、块擦写和整片擦写等方法方法n并行并行EEPROM：多位数据线：多位数据线n串行串行EEPROM：1位数据线位数据线EEPROM芯片281

21、7An存储容量为存储容量为 2K8n28个个引脚：引脚：n11 根地址线根地址线 A10A0n8 根数据线根数据线 I/O7I/O0n片选片选 -CEn读写读写 -OE、-WEn状态输出状态输出 RDY/-BUSYNCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVcc-WENCA8A9NC-OEA10-CEI/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片2864An存储容量为存储容量为 8K8n28个个引脚：引脚：n13 根地址线根地址线 A12A0n8 根数据线根数据

22、线 I/O7I/O0n片选片选 -CEn读写读写 -OE、-WEVcc-WENCA8A9A11-OEA10-CEI/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND123456789101112131428272625242322212019181716153.4 半导体存储器与CPU的连接n半导体存储器与半导体存储器与CPU的连接是本章的的连接是本章的重点重点nSRAM、EPROM与与CPU的连接的连接n其其译码方法译码方法同样适合同样适合I/O端口端口一、存储芯片与CPU的连接n存储芯片存储芯片数据线数据线的处理的处理n存储芯片存

23、储芯片地址线地址线的处理的处理n存储芯片存储芯片片选端片选端的处理的处理n存储芯片存储芯片读写控制线读写控制线的处理的处理1. 存储芯片数据线的处理n若芯片的数据线正好若芯片的数据线正好 8 根：根：n一次可从芯片中访问到一次可从芯片中访问到 8 位数据位数据n全部数据线与系统的全部数据线与系统的 8 位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足 8 根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到 8 位数据位数据n利用多个芯片扩充数据位（数据宽度）利用多个芯片扩充数据位（数据宽度）n这种扩充方式称这种扩充方式称“位扩充位扩充”位扩充2114（1）A9A0

24、I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE两片同时选中数据分别提供2. 存储芯片地址线的连接n芯片的地址线通常应全部与系芯片的地址线通常应全部与系统的低位地址总线相连统的低位地址总线相连n寻址时，这部分地址的译码是寻址时，这部分地址的译码是在存储芯片内完成的，我们称在存储芯片内完成的，我们称为为“片内译码片内译码”片内译码地址线地址线 A9A0存储芯片存储芯片存储单元存储单元片内译码000H001H002H3FDH3FEH3FFH000000010010110111101111（16进制表示）进制表示）A9A0片内片内10 位地址译位地址译码

25、码10 位地址的变化：位地址的变化：全全0全全13. 存储芯片片选端的译码n存储系统常需要利用多个存储芯片进行容量的扩充，也就是存储系统常需要利用多个存储芯片进行容量的扩充，也就是扩充存储器的地址范围扩充存储器的地址范围n这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”n进行进行“地址扩充地址扩充”时，需要利用存储芯片的片选端来对时，需要利用存储芯片的片选端来对存储存储芯片（芯片组）芯片（芯片组）进行寻址进行寻址n通过存储芯片的通过存储芯片的片选端片选端与系统的与系统的高位地址线高位地址线相关联来实现对相关联来实现对存储芯片（芯片组）的寻址，常用的方法有：存储芯片（芯片组）

26、的寻址，常用的方法有：n全译码全译码全部全部高位地址线高位地址线与与片选端片选端关联（参与芯片译码）关联（参与芯片译码）n部分译码部分译码部分部分高位地址线高位地址线与与片选端片选端关联（参与芯片译码）关联（参与芯片译码）n线选法线选法某根某根高位地址线高位地址线与与片选端片选端关联（参与芯片译码）关联（参与芯片译码）n片选端常有效片选端常有效无无高位地址线高位地址线与与片选端片选端关联（不参与芯片译码）关联（不参与芯片译码）地址扩充（字扩充）片选端片选端D7D0A19A10A9A0（2）A9A0D7D0-CE（1）A9A0D7D0-CE译码器00000000010000000000低位地址线

27、低位地址线高位地址线高位地址线片选端常有效A19A15 A14A0 全全0全全1D7D027256EPROMA14A0CE片选端常有效片选端常有效与与A19A15 无关无关地址重复n1个个存储单元存储单元具有具有多个多个存储地址存储地址的现象的现象n原因：有些高位地址线没有用、可任原因：有些高位地址线没有用、可任意意n使用地址：出现地址重复时，常选取使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个其中既好用、又不冲突的一个“可用可用地址地址”n例如：例如：00000H07FFFHn选取的原则：高位地址全为选取的原则：高位地址全为0的地址的地址高位地址译码才更好高位地址译码才更好 译码

28、和译码器n译码译码：将某个特定的：将某个特定的“编码输入编码输入”翻译为翻译为唯一唯一一个一个“有效输出有效输出”的过程的过程n译码器件：译码器件：n采用采用门电路组合逻辑门电路组合逻辑进行译码进行译码n采用采用集成译码器集成译码器进行译码，常用的器件有：进行译码，常用的器件有：n2-4 （4 选选 1）译码器）译码器74LS139n3-8 （8 选选 1）译码器）译码器74LS138n4-16 （16 选选 1）译码器）译码器74LS154n对芯片的寻址方法：对芯片的寻址方法：n全译码全译码 所有所有系统高位地址线参与对芯片的寻址系统高位地址线参与对芯片的寻址n部分译码部分译码部分部分系统高

29、位地址线参与对芯片的寻址系统高位地址线参与对芯片的寻址n线选译码线选译码用用 1 根根系统的高位地址线选中芯片系统的高位地址线选中芯片n片选端常有效片选端常有效无无系统的高位地址线据参与对芯片的寻址系统的高位地址线据参与对芯片的寻址译码的概念N 位编码输入位编码输入2N 位译码输出位译码输出唯一有效的输出唯一有效的输出其余均无效其余均无效译译码码器器译码的概念门电路译码A1 A0Y0 Y1 Y2 Y3A19A18A17A16A15（b）（a）A0Y0Y1Y低电平有效低电平有效高电平有效高电平有效（c）译码器74LS13812345678910111213141516ABCE1E2E3Y7GND

30、Y6Y5Y4Y3Y2Y1Y0Vcc74LS138引脚图引脚图Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理图原理图片选输入片选输入编码输入编码输入输出输出E3 E2* E1*C B AY7* Y0*1 0 00 0 011111110（仅（仅Y0*有效）有效）0 0 111111101（仅（仅Y1*有效）有效）0 1 011111011（仅（仅Y2*有效）有效）0 1 111110111（仅（仅Y3*有效）有效）1 0 011101111（仅（仅Y4*有效）有效）1 0 111011111（仅（仅Y5*有效）有效）1 1 010111111（仅（仅Y6*有效）有效）1 1

31、 101111111（仅（仅Y7*有效）有效）非上述情况非上述情况11111111（全无效）（全无效）74LS138连接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS1385VA19A18A17A16A15若若A19A18A17A16A15输入输入 “00101”，哪个输出端有效？，哪个输出端有效？若若A19A18A17A16A15输入输入 “00111”，哪个输出端有效？，哪个输出端有效？若若A19A18A17A16A15输入输入 “10101”，哪个输出端有效？，哪个输出端有效？ 全译码n所有的系统地址线均参与对存储单元的译所有的系统地址线均参与对存储单元的译码寻址码寻址n

32、包括低位地址线对芯片内各存储单元的译包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）芯片的译码寻址（片选译码）n采用全译码，采用全译码，每个存储单元的地址都是唯每个存储单元的地址都是唯一的一的，不存在地址重复，不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多全译码示例A19A18A17A15 A14A13A16CBAE3138 A12A0CEY6E2E1IO/-M2764请看地址分析请看地址分析1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1

33、 0地址范围地址范围A12A0A19A18A17A16A15A14 A13全译码示例地址分析 部分译码n只有部分（高位）地址线参与对只有部分（高位）地址线参与对存储芯片的译码存储芯片的译码n每个存储单元将对应多个地址每个存储单元将对应多个地址（地址重复），需要选取一个可（地址重复），需要选取一个可用地址用地址n可简化译码电路的设计可简化译码电路的设计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3-E2-E1IO/-M-CE-CE-CE-CE-Y0-Y1-Y

34、2-Y3请看地址分析请看地址分析部分译码示例地址分析1234芯片芯片10101010A19 A1520000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH全全0全全1全全0全全1全全0全全1全全0全全1000001010011一个可用地址一个可用地址A11A0A14 A12 线选译码n只用少数几根高位地址线进行芯片的只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）译码，且每根负责选中一个芯片（组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址重复必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地

35、址会对应多个存储单元n多个存储单元共用的存储地址不应使多个存储单元共用的存储地址不应使用用线选译码示例A14A12A0A13(1)2764(2)2764 CECE请看地址分析请看地址分析线选译码示例地址分析12芯芯片片A19 A1504000H05FFFH02000H03FFFH全全0全全1全全0全全11 00 1一个可用地址一个可用地址A12A0A14 A13切记：切记： A14 A13“00” 的情况不能出现，的情况不能出现，此时此时 00000H01FFFH 的地址将不能使用的地址将不能使用片选端译码小结n存储芯片的片选控制端可以被看作是一存储芯片的片选控制端可以被看作是一根最高位地址线

36、根最高位地址线n在系统中，主要与地址发生联系：包括在系统中，主要与地址发生联系：包括地址空间的选择地址空间的选择（接系统的（接系统的IO/-M信号）信号）和和高位地址的译码选择高位地址的译码选择（与系统的高位（与系统的高位地址线相关联）地址线相关联）n对一些存储芯片通过片选无效可关闭内对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作部的输出驱动机制，起到降低功耗的作用用4. 存储芯片的读写控制n芯片芯片-OE与系统的读命令线相连与系统的读命令线相连n当芯片被选中、且读命令有效时，当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线存储芯片将开放并驱动数据到总线n芯片

37、芯片-WE与系统的写命令线相连与系统的写命令线相连n当芯片被选中、且写命令有效时，当芯片被选中、且写命令有效时，允许总线数据写入存储芯片允许总线数据写入存储芯片容量容量 1K 2K 4K 8K 16K 32K总线数总线数 10 11 12 13 14 15范围范围 000 000 000 0000 0000 0000 3FF 7FF FFF 1FFF 3FFF 7FFF容量容量 64K 128K 256K 512K 1MB 总线数总线数 16 17 18 19 20范围范围 0000 00000 00000 00000 00000 FFFF 1FFFF 3FFFF 7FFFF FFFFF进行片

38、内寻址和片间寻址地址线的分配n由于由于6116芯片有芯片有2K个存储单元，所以个存储单元，所以需要需要_根地址线，才能选择其中某根地址线，才能选择其中某一个存储单元一个存储单元n选择选择8086地址总线地址总线A0A19中的低中的低_地址线进行片内寻址地址线进行片内寻址n选择选择8086地址总线地址总线A0A19中的高中的高_地址线进行片间寻址地址线进行片间寻址11A0A10A11A19综合举例一个综合性例子一个综合性例子( (最大组态最大组态) ) -CS1 A12 -OE CS26264A11A0 -WE138CBA-Y0-Y1-Y2E3-E2-E3+5VA17A16A11A0D7D0A12A15A14A13-MEMR-MEMW+5VCS2 -CS1 A12 -OED7D0D7D06264A11A0 -WE -CE -OE 2732A11A0 D7D0 -CE -OE 2732A11A0 D7D0请进行地址分析请进行地址分析综合举例地址分析0 0 00 0 10 1 00 1 0A15 A1300000H01FFFH02000H03FFFH04000H04FFFH05000H05FFFH一个可用地址一个可用地址XX 00XX 00XX 00XX 00A19 A166264-16264