信号完整性分析第一讲

1、高速电路与系统互连设计中高速电路与系统互连设计中信号完整性信号完整性(SI)(SI)分析分析( (之之1-201-20：高速互连与信号完整性：高速互连与信号完整性的关系的关系) )Interconnect Interconnect 设计设计 & & SI SI 分析分析物理互连(Interconnect)(Interconnect)包括：芯片内、外连接；PCB内、外连接等。信号完整性(SI(SI，Signal Integrity) Signal Integrity) ，是指信号电压(电流)波形的完好程度。高速条件下的不当互连设计破坏了信号完整性。 正是信号完整性引出了发生在我们

2、身边的深刻变化。面对下列事实，需要想一想： 为什么计算机配置中用USB2.0接口取代了打印机并口？ 为什么新的FPGA芯片中增加了RSDS(降低摆幅差分信令)、LVDS(低压差分信令)模块及接口设计？ 什么样的接口更适合严酷的实时图像信号采集与传输？ 是USB还是IEEE1394？是1394a还是b? 高速系统设计的瓶颈是什么？是否需要检讨我国过去对信号完整性信号完整性的研究和应用的现状？ SI对国内是既生疏又熟悉。原先对付干扰、噪声的“三大法宝”是：接地、滤波、屏蔽，显得非常感性和粗放，已经严重落后。现在对SI量化和细化的研究逐渐呈现出浓厚的热情，已经有了一定的基础。 电子设计师需要普及SI

3、知识，了解高速电路互连的SI机理，掌握SI分析与互连设计。 近期翻译出版四本译著：信号完整性信号完整性分析分析、数字信号完整性数字信号完整性、抖动、噪声与抖动、噪声与信号完整性信号完整性、芯片及系统中的芯片及系统中的电源完整性电源完整性建模与设计建模与设计0.0 信号完整性含义英文中的人格完整性（personalintegrity）,指正直、忠诚、完美。中文没有，但可以对“完整”这一词义加以类比。其他还有电源完整性、数据完整性、电磁完整性。热完整性等。信号完整性（SI），是指信号电压（电流）完美的波形形状及质量。由于物理互连造成的干扰和噪音，使得连线上信号的波形外观变差，出现了非正常形状的变形

4、，称为信号完整性被破坏。信号完整性问题是物理互连在高速情况下的直接结果。信号完整性强调信号在电路中产生正确响应的能力。 广义信号完整性(SI)泛指由各种信号、数据、电源由各种信号、数据、电源互连线引起的所有电压、电流不正常现象，包括：噪互连线引起的所有电压、电流不正常现象，包括：噪声、干扰、时序声、干扰、时序抖动抖动、数据传输等、数据传输等。 狭义的信号完整性，是指信号电压(电流)波形的形状及质量,主要包括反射和串扰反射和串扰。物理互连将其上面的信号波形变差(退化)，出现了非正常形变，称为信号完整性被破坏。噪声可以转化为抖动，见DSI2.65式。 信号完整性退化是物理互连设计不当又工作在高速环

5、境下的直接后果。0.10.1 高速的含义高速的含义现代数字电子系统正在突破1GHz的壁垒，芯片/PCB/系统的设计正在遭遇日益突出的信号完整性问题。高于100MHz时钟的高频产品，被模糊地称作高速数字芯片和系统。严格讲：高频不一定高速；低频也不见得低速。准确地说，当系统中数字信号的上升边小于上升边小于1纳秒纳秒(ns)时，我们才称之为高速运行。此时互连不再透明，有可能对电路和系统造成颠覆性后果。信号不完整不完整，是互连不当互连不当遭遇高速高速才会出现的直接结果。0.2 0.2 互连的范畴互连的范畴所有电子产品都可以解释为元器件元器件及其互连互连。说到底，都可以看作是靠不同层次下互连互连“编织编

6、织”成的作品。物理互连（Interconnect ）包括四个层次：芯片内连线、芯片封装、PCB及系统互连。它们决定高速信号、数据和电源质量。三个高密度载体为：芯片系统SOC、板级系统SOB、封装系统SOP。各层次真实的互连线有：芯片内各种连线及孔、压焊点、封装引线、引脚；PCB板的线接头、线条、过孔、接插件；各种连接电缆。此外，还涵盖各种无源元件；电阻、电容、电感；以及介质、基板、屏蔽盒、机箱、机架等。而各个层次的器件则另当别论。把它们看作驱动源和接收器宏模型。图0-0 五种PCB及系统级中的互连线条形式 电路图给出元器件及其互连关系。而同一个网络，电属性相同，其互连拓扑关系可能如下：点到点；

7、星簇(star cluster)是每个器件通过长度相等的传输线连接到中心节点上；菊花链(daisy chain) 是一条长传输线从每个器件附近经过，器件通过短桩线连在主传输线上。 点到点点到点 近、远端簇近、远端簇 菊花链菊花链 周期性加载周期性加载图0-1 单个网络的各种互连拓扑情况图0-2 高速IEEE-1394视频采集系统0.3 0.3 信号完整性分类信号完整性分类信号完整性信号完整性讨论的主要对象对象是数字信号数字信号，人们谈的只有数字信号完整性，一般不说模拟信号的完整性。这是由于数字信号的非理想退化而呈现的一种模拟效应。主要内因是非常短的数字信号前后沿(简称前沿)包含大量丰富的高频成

8、分。按照通常的说法，目前信号完整性研究主要分为芯片芯片和PCB两个着力点。二者原理上相通、技术上有别。SI的分析和测量，有时域和频域两类视点和途径。 物理互连本身的电阻、电容、电感和传输线效应影响了系统性能。SI分析一书的作者Eric将后果归结为四类SI问题： 反射反射(reflection)(reflection)； 串扰串扰(crosstalk)(crosstalk)； 电源电源轨道塌陷轨道塌陷(rail collapse)(rail collapse)； 电磁干扰电磁干扰(EMI)(EMI)。此种划分系一家之言！此种划分系一家之言！该书属入门读物，后两种涉及不深。图0-3 四种信号完整性

9、问题图解 Eric研究信号完整性时，将互连对系统电气性能的影响从本质上归结为四类噪音问题：反射、串扰、电源噪声（反射、串扰、电源噪声（SSNSSN引起轨道塌引起轨道塌陷）、陷）、EMIEMI。需要创建各种互连线模型来分析其对系统带来的干扰和噪声。反射（反射（reflectionreflection）是指传输线上有回波（echo）。信号功率（电压和电流）的一部分经传输线上传输到负载端，但有一部分被反射回来形成振铃（ringing）。过冲（过冲（overshootovershoot）：）：第一个峰值或谷值超过设定电压；下冲（下冲（undershootundershoot）：紧邻的下一个谷值或峰值超

10、过设定电压；振铃（振铃（ringingringing）：反复出现过冲和下冲。图0-4 实际互连的阻抗不匹配示例，多分支更是如此图0-5 振铃曲线，是由于阻抗不匹配造成的反射所致图0-6 PCB 板上单线条接有源端串接电阻40( (红色红色) )、无源端串联端接电阻( (蓝色蓝色) )负载端不同的电压信号串扰(crosstalk)是指在两个不同的电性能网络之间的互作用。发出串扰的一方称为Aggressor，而被干扰的网络称为Victim。通常，每一个网络既是Aggressor，又是Victim。图0-7 互连线的远端和近端串扰情况电源噪声主要指同步开关噪声(SSN)。地弹是返回路径中两点之间的电

11、压，它是由于回路中电流突然变化而产生的。当流经接地回路电感上的电流变化时，在接地回路导线上产生的电压称之为地弹。电源分布系统(PDS)中轨道塌陷，是指由于地/电源网络中阻抗上的压降引起末端受供电器件端的净电压不足或过高。图0-8 三种电源噪声和地弹情况图0-9 PCB的EMI情况有损传输线引起数据完整性有损传输线引起数据完整性(DI)(DI)问题问题有损传输线引起上升边退化，从而引起符号间干扰或ISI，进而形成抖动，造成所谓的数据不完整问题。当频率大于1GHz时，介质损耗的增长与频率成正比，而导线损耗与频率的平方根成正比( (注意此处的自注意此处的自变量为频率变量为频率) )。FR4的介质损耗

12、危害程度示例：当传输10inch后，上升边将增加到100ps。图0-10 由于有损线造成的上升边退化SI的四种分析、描述手段和途径 经验法则；经验法则； 解析近似；解析近似； 数值仿真数值仿真 ( (有场和路两种途径有场和路两种途径) )； 实际测量。实际测量。 SI仿真用软件 SPICESPICE（侧重（侧重ICIC的仿真程序）的仿真程序） MentorMentor公司：公司：HyperlynxHyperlynx CandenceCandence公司：公司：SigXPSigXP（SigXplorerSigXplorer） AgilentAgilent公司：公司：ADSADS Ansoft:

13、HFSSAnsoft: HFSS（高频结构仿真器）、（高频结构仿真器）、SI2D SI2D 0.5 0.5 信号完整性测量技术信号完整性测量技术测量高速互连的三种主要仪器 阻抗分析仪；阻抗分析仪； 矢量网络分析仪矢量网络分析仪(VNA)(VNA)； 时域反射仪时域反射仪(TDR)(TDR)。 阻抗分析仪：频域, 正弦电流源+电压表(直接测)； 矢量网络分析仪(VNA)：频域, 电压源电压表(间接测)； 时域反射仪(TDR)：时域, 信号源示波器(间接测)。图0-11 同一个信号线其返回路径变更的示例： 信号线从1穿过电源2、地平面3到达4。返回电流经由电源、地平面间的容性耦合，从第3层跳到第2

14、层。0.8 0.8 高速互连设计初步高速互连设计初步高速互连是信号不完整的直接根源。为此，必须针对性设计互连的结构与参数；尽可能在全面系统级仿真之后再做硬件实现。解决信号完整性问题，只能采用新的设计方法学和新的策略，新技术的内涵是：采用分析工具与技术，对芯片和系统按规则设计、建模仿真及辅助测量。在制造事先加事后，完成对信号完整性的设计和验证。目前通信中采用并串/串并转换(SERDES)实现高速数据传输行之有效。时钟信息被嵌入到比特流中，从数据流中再恢复时钟和数据(称为CDR,Clock & Data Recovery)。采用Serdes的效果是降低了PCB板布线密度；又提供了点对点的连接；免除了容易出问题的时钟树。最高数据率已经可