第一章_Verilog概述

1、2022-3-2812022-3-2822022-3-2832022-3-2842022-3-285基本概念基本概念数字系统设计流程、工艺、硬件描述语言、数字电路基本数字系统设计流程、工艺、硬件描述语言、数字电路基本 元件、基本电路、模型、仿真分析、棒图、结构图元件、基本电路、模型、仿真分析、棒图、结构图基本知识基本知识元件元件(MOS管）结构、基本电路管）结构、基本电路(门电路、触发器、多米诺门电路、触发器、多米诺 结构、开关结构、开关)、电路模块、电路模块(寄存器阵列、译码器、加法器、寄存器阵列、译码器、加法器、 乘法器、总线、乘法器、总线、ALU、串行寄存器、串行寄存器)、模型应用和仿真

2、分、模型应用和仿真分 析、行为描述、析、行为描述、RTL描述、门级描述。描述、门级描述。基本技术基本技术版图元件分析、根据要求设计、版图元件分析、根据要求设计、HDL编程仿真分析、版图编程仿真分析、版图 绘制与结构设计、绘制与结构设计、Spice仿真仿真软件软件: Muxplus II，MW03, Modelsim, Multisim，Tanner, Cadance2022-3-2862022-3-2872022-3-2882022-3-2892022-3-28102022-3-28112022-3-28122022-3-28132022-3-2814衡量集成电路发展水平的一个重要指标2022

3、-3-2815 它是衡量集成电路加工和设计水平的重要参数，特征尺寸越小，加工精度越高，可能达到的集成度也越大，性能越好。2022-3-28162022-3-28172022-3-28182022-3-28192022-3-28202022-3-28212022-3-28222022-3-28231947年年12月月23日日第一个晶体管第一个晶体管NPN Ge晶体管晶体管 W. Schokley J. Bardeen W. Brattain2022-3-28242022-3-28251958年第一块集成电路：年第一块集成电路：TI公司的公司的Kilby，12个器件，个器件，Ge晶片晶片2022-

4、3-2826第一个第一个CPU：40042022-3-2827Pentium III CPU芯片芯片2022-3-28282022-3-2829主要特征主要特征SSISSIMSIMSILSILSIVLSIVLSIULSIULSIGSLGSL元件数元件数/ /片片10 10 109 9特征线宽特征线宽mm5-105-103-53-51-31-3 11201201001004040151510-1510-15 结深结深 mm 1.2-20.5-1.2 0.2-0.5 0.1-0.2 硅片直径硅片直径inchinch 2 22-32-3 4-54-56 68 812122022-3-28302022

5、-3-28312022-3-28322022-3-28332022-3-2834?不断提高产品的性能价格比不断提高产品的性能价格比是微电子技术发展的动力是微电子技术发展的动力?集成电路芯片的集成度每三集成电路芯片的集成度每三年提高年提高4倍，而加工特征尺倍，而加工特征尺寸缩小寸缩小 倍，这就是倍，这就是摩尔摩尔定律定律微电子发展的规律微电子发展的规律22022-3-28352022-3-283622022-3-283710 G1 G100 M10 M1 M100 K10 K1 K0.1 K19701980199020002022-3-28381.E+91.E+91.E+81.E+81.E+71

6、.E+71.E+61.E+61.E +51.E +51.E+41.E+41.E+31.E+370 74 78 82 86 90 94 70 74 78 82 86 90 94 98 200298 20022022-3-2839100 G10 GGiga100 M10 MMegaKilo197019801990200020102022-3-2840集成电路技术是近集成电路技术是近50年来发展最快的技术年来发展最快的技术微电子技术的进步微电子技术的进步 年年份份特特征征参参数数19591970-19712000比比率率设设计计规规则则 m2580.18140电电源源电电压压VDD(伏伏）551.5

7、3硅硅片片直直径径尺尺寸寸（mm）53030060集集成成度度62 1032 1093 108DRAM密密度度（bit)1K1G106微微处处理理器器时时钟钟频频率率(Hz)750K1G103平平均均晶晶体体管管价价格格$100.310-61072022-3-28412022-3-28422022-3-28432022-3-28445060年代7080年代8090年代设备设计加工封装封装设备 材料设计 加工设计加工设计 加工设计加工价值链分化价值链分化2022-3-28458090年代设计 加工（With Fab)设计Fabless加工Foundry集中集中制造制造分散分散设计设计工具进步方法

8、改进工艺成熟产量大投资大设计Fabless加工Foundry?价值链再次分化价值链再次分化2022-3-28468090年代设计Fabless加工Foundry设计Fabless加工FoundryChipless(IP)Chip IPProcessIPChip Process功能复杂周期短网络信息方法改进集成度增设设计计复复用用最近（90年代）两次演变，对产业升级意义重大，使 之向“智力驱动”方向演变，工业经济质量飞跃。2022-3-28472022-3-28482022-3-2849?集成电路的战略地位首先表现在当代集成电路的战略地位首先表现在当代国民经济的国民经济的“食物链食物链”关系关系

9、?进入信息进入信息化社会的判据：化社会的判据：半导体产值半导体产值占工农业总产值的占工农业总产值的0.5%2022-3-2850据美国半导体协会（据美国半导体协会（SIA）预测）预测集成电路产值集成电路产值1万亿美元万亿美元GDP50万亿美元万亿美元2012年年2022-3-28511985-1990年间世界半导体商品市场份额年间世界半导体商品市场份额日本公司日本公司美国公司美国公司39%37.9%51.4%50%人均人均IC产值年增长率产值年增长率 人均电子工业年增长率人均电子工业年增长率 人均人均GNP年增长率年增长率 日本日本美国美国 日本日本美国美国 日本日本美国美国2.2%1.1%0

10、.1%80年代后期年代后期-90年代初美国采取了一系列增强微电子年代初美国采取了一系列增强微电子技术创新和集成电路产业发展的措施，重新夺回领先技术创新和集成电路产业发展的措施，重新夺回领先地位。地位。90年代以来美国经济保持持续高速增长主要得年代以来美国经济保持持续高速增长主要得益于信息产业的发展，而其基础是集成电路产业与技益于信息产业的发展，而其基础是集成电路产业与技术创新。术创新。v两个例子2022-3-2852我国台湾地区我国台湾地区60年代后期人均年代后期人均GDP200-300美元美元（1967年为年为267美元）美元）70-80年代大力发展集成电路产业年代大力发展集成电路产业90年

11、代年代IT业高速发展业高速发展97年人均年人均GDP=13559美元美元2022-3-2853 微电子技术的发展水平已经成为关系到一个国家安危的重要因素2022-3-2854 实现社会信息化的网络及其关键部件不管是各种 计算机和/或通讯机，它们的基础都是微电子微电子：信息社会发展的基石2022-3-28552022-3-28562022-3-2857n市场空间巨大，但主要为国外所垄断，核心技术少；市场空间巨大，但主要为国外所垄断，核心技术少；n具有较先进的制造能力，但生产线基本上都是具有较先进的制造能力，但生产线基本上都是“裸线裸线”；设计能力较薄弱；设计能力较薄弱；2022-3-285820

12、22-3-28592022-3-2860 在信息经济时代，产品，以其在信息经济时代，产品，以其信息含量的多少及处理信息能力信息含量的多少及处理信息能力的强弱，决定着附加值的高低的强弱，决定着附加值的高低决定着在国际经济分工中的地位决定着在国际经济分工中的地位2022-3-2861我国我国IT企业与企业与Intel公司利润的比较公司利润的比较2022-3-28622022-3-2863 没有微电子的电子工业只能是劳动密集没有微电子的电子工业只能是劳动密集型的组装业，不能形成高附加值的知识经济型的组装业，不能形成高附加值的知识经济，中国的硅谷将是无芯的硅谷。，中国的硅谷将是无芯的硅谷。2022-3

13、-28642022-3-28652022-3-28662022-3-28672022-3-28682022-3-28692022-3-28702022-3-28712022-3-28722022-3-28732022-3-28742022-3-28752022-3-28762022-3-28772022-3-28782022-3-28792022-3-28802022-3-28812022-3-28822022-3-28832022-3-28842022-3-28852022-3-28862022-3-2887v 集成电路设计是整个流程中的重要一环2022-3-2888概念2022-3-288

14、9 概念解释设计要做的事情设计的基本要求评价设计好坏的指标设计的最终输出2022-3-2890VDDVss2022-3-2891l 2022-3-2892第一步：由基本门组成逻辑与时序的基本单元第二步：由逻辑单元组成各个独立的功能模块第三步：由各个模块连成一个完整的系统第四步：完成整个系统的测试与性能分析2022-3-2893 2022-3-28942.自顶向下（Top-Down）的设计方法第一步：系统层是一个包含输入输出的顶层模块，并用系统级行为描述加以表达，同时完成整个系统的模拟与性能分析第二步：整个系统进一步由各个功能块组成，每个功能块由更细化的行为描述加以表达第三步：由EDA综合工具+

15、预先设计好的库完成逻辑电路的实现2022-3-28952022-3-2896自顶向下的设计方法优势显而易见2022-3-28972022-3-2898一个典型的自顶向下的数字电路设计流程一个典型的自顶向下的数字电路设计流程单元库系统要求系统要求系统划分和系统划分和功能设计功能设计系统仿真行为级/寄存器传输级(RTL)设计行为仿真综合门级仿真自动布局布线物理验证后 仿真制版流片单元库封装测试2022-3-2899用可编程逻辑器件实现的数字电路设计流程用可编程逻辑器件实现的数字电路设计流程系统要求系统要求系统划分和系统划分和功能设计功能设计系统仿真行为级/寄存器传输级(RTL)设计行为仿真可编程逻

16、辑器件的综合门级仿真加载到母片上生成专用芯片验证单元库单元库综合门级仿真自动布局布线物理验证后 仿真制版流片封装测试2022-3-28100系统要求系统要求系统划分和系统划分和功能设计功能设计系统仿真行为级/寄存器传输级(RTL)设计行为仿真综合门级仿真自动布局布线物理验证后 仿真制版流片封装测试单元库单元库带有模拟部分的集成电路设计流程带有模拟部分的集成电路设计流程电路原理图的设计仿真验证版图设计物理验证后 仿真版 图2022-3-28101系统级设计 2022-3-28102体系结构（体系结构（Architecture）的确立）的确立 .例：设计一个微处理器InstructionPipel

17、ine (x32)InstructionDecodeGeneral PurposeRegister File 32-bit x 16AlternateRegister File 32-bit x 16ControlRegister File 32-bit x 13Adder/LogicalPriority EncoderZero DetectJTAG / OnCENexus L2Barrel ShifterDividerFast IntegerMultiplier2022-3-281032022-3-28104功能模块的划分功能模块的划分 2022-3-28105系统建模系统建模 2022-3

18、-281062022-3-28107系统产品设计规范设计输入RTL仿真设计综合门级仿真布局和布线时序分析系统上验证修改设计2022-3-281082022-3-281092022-3-281102022-3-281112022-3-281122022-3-281132022-3-281142022-3-281152022-3-281162022-3-281172022-3-28118概念2022-3-281192022-3-281202022-3-281212022-3-28122硬件描述语言在不同抽象层次的描述2022-3-281232022-3-281242022-3-28125一个典型的

19、自顶向下的数字电路设计流程一个典型的自顶向下的数字电路设计流程单元库系统要求系统要求系统划分和功能设计功能验证行为级行为级/寄存寄存器传输级器传输级(RTL)设计设计行为仿真综合门级仿真自动布局布线物理验证后 仿真版图制版流片系 统 及 功 能 级 设 计逻辑及电路设计版 图 设 计单元库封装测试硬件描述语言硬件描述语言2022-3-28126IEEE 2022-3-28127 Verilog HDL 公开发表 CADENCE公司购买Verilog版权 1990 1989 1980s Verilog-XL 诞生 模拟和数字都适用的Verilog标准 公开发表 1998 ? VerilogHDL

20、IEEE1364标准 公开发表 有关VerilogHDL 的全部权利都移交给 OVI（Open Verilog International) 1995 19902022-3-281282022-3-281292022-3-28130VHDL VS. Verilog HDLI 适用抽象层次的比较2022-3-28131VHDL VS. Verilog HDLII 代码风格的比较2022-3-281322022-3-281332022-3-281342022-3-281352022-3-281362022-3-281372022-3-281382022-3-281392022-3-28140202

21、2-3-281412022-3-281422022-3-281432022-3-281442022-3-281452022-3-281462022-3-281472022-3-281482022-3-281491-1 设计层次设计层次 (第第1章）章）1-2 顶顶-底设计流程底设计流程1-3 ASIC类型类型1-4 典型的设计方法典型的设计方法2022-3-28150概述概述1-1-1 系统级系统级1-1-2 行为级行为级1-1-3 寄存器传输级寄存器传输级(RTL)1-1-4 门级门级1-1-5 电路电路 (或开关或开关)级级1-1-6 物理级物理级2022-3-28151 描述模块之间的结

22、构描述模块之间的结构实例实例: 计算机计算机1-1、设计层次、设计层次2022-3-28152 描述模块的行为，重点是：电路能做什么，如何做描述模块的行为，重点是：电路能做什么，如何做 无时序和结构的问题无时序和结构的问题 一般包含算术运算、循环和复杂数据类型一般包含算术运算、循环和复杂数据类型实例：加法器实例：加法器( (基于算法基于算法) )1-1、设计层次、设计层次2022-3-28153 描述寄存器之间的逻辑，包括时钟时序信息描述寄存器之间的逻辑，包括时钟时序信息 显示了电路的结构显示了电路的结构 包含状态机和数学表达式包含状态机和数学表达式 可以在行为上实现元件可以在行为上实现元件实

23、例实例: : FIR FIR滤波器滤波器( (基于结构基于结构) )1-1、设计层次、设计层次ABCDE2022-3-28154基于逻辑门描述整个系统的结构基于逻辑门描述整个系统的结构使用逻辑门使用逻辑门使用锁存器使用锁存器/ /寄存器暂存信号寄存器暂存信号用其他门级描述表示元件用其他门级描述表示元件实例实例: : 2-1 2-1选择器选择器( (门数门数, ,速度速度) )1-1、设计层次、设计层次selbaoutput2022-3-28155 描述所有元件的电气行为，如电容、电阻、电感、描述所有元件的电气行为，如电容、电阻、电感、MOSMOS等。等。实例实例: : 反相器反相器 ( (驱动

24、驱动, , 功率功率) )1-1、设计层次、设计层次outputinput2022-3-28156 直接描述电路的几何图形直接描述电路的几何图形 直接产生掩膜要用的版图直接产生掩膜要用的版图实例实例: : 反相器反相器 (DRC, (DRC, 制程参数制程参数) )1-1、设计层次、设计层次outputinput2022-3-28157掩膜掩膜行为级描述行为级描述逻辑综合逻辑综合行为综合行为综合物理综合物理综合源文件源文件行为级行为级验证验证行为级行为级综合综合RTL验证验证RTL 分析分析逻辑综合与可测性设计逻辑综合与可测性设计门级门级验证验证时序时序/功率功率分析分析版图版图 或或 PLD

25、模型模型2022-3-281581-2、顶、顶-底设计流程底设计流程系统级描述系统级描述行为级描述行为级描述RTL级描述级描述门级描述门级描述电路级描述电路级描述物理级描述物理级描述HDL/SoC/IP(Intelligent Property)HDLHDL/数据流图/其他HDL/电路图/其他Spice/电路图Spice/电路图2022-3-281591-2、顶、顶-底设计流程底设计流程 不同级设计描述之间的转换不同级设计描述之间的转换行为级综合行为级综合逻辑级综合逻辑级综合物理级综合物理级综合行为 时序结构(RTL) RTL 门级(网表) 网表 版图 PLD2022-3-281601-2、顶

26、、顶-底设计流程底设计流程 检查设计实现是否满足设计要求。检查设计实现是否满足设计要求。 仿真仿真Simulation 形式验证形式验证Formal Verification 硬件评估硬件评估Emulation 测试测试Test定理证明等效检查模型检查2022-3-281611-3-1、全定制全定制ASIC (Full-Custom ASIC)1-3-2、基于标准单元的基于标准单元的ASIC (Standard Cell Based ASIC)1-3-3、基于门阵列的基于门阵列的ASIC (Gate-array Based ASIC)1-3-4、可编程逻辑器件可编程逻辑器件 (PLD and

27、FPGA)概述概述2022-3-281621-3、ASIC类型类型根据需要设计和绘制晶体管根据需要设计和绘制晶体管是是ASICASIC模拟部分设计的方法模拟部分设计的方法性能最高，设计时间最长性能最高，设计时间最长利用利用IPIP模块设计模块设计2022-3-281631-3、ASIC类型类型 半定制半定制ASICASIC 标准单元是定制设计的，放在设计库中。在设计中，可以利用标准单元是定制设计的，放在设计库中。在设计中，可以利用CADCAD工具设计这些单元的放置位置及布线。工具设计这些单元的放置位置及布线。 某些标准单元某些标准单元( (如如RAMRAM和和ROM)ROM)与数据路径单元与数

28、据路径单元( (如选择器如选择器) )设计在一设计在一起，共同建立宏单元起，共同建立宏单元(macrocell) (macrocell) 定制设计的块定制设计的块( (如微处理器如微处理器) )也可以组合起来也可以组合起来( (称为巨宏称为巨宏megacellmegacell或或 硬宏硬宏hard macro)hard macro) 标准单元一般由标准单元一般由RTLRTL设计描述综合而来设计描述综合而来 基于标准单元的基于标准单元的ASICASIC设计快于全定制设计设计快于全定制设计 仍需要制作全部的掩膜仍需要制作全部的掩膜2022-3-281641-3、ASIC类型类型在门阵列中，晶体管级掩膜已完全定义，设计者不能改变在门阵列中，晶体管级掩膜已完全定义，设计者不能改变设计工作就是对连接进行编程设计工作就是对连接进行编程门阵列设计慢于基于标准单元的设计，实现较快门阵列设计慢于基于标准单元的设计，实现较快门阵列设计需要使用基于门阵列设计需要使用基于RTL的方法和综合以及其他的方法和综合以及其他CAD工具。工具。无制程半导体公司模型无制程半导体公司模型 公司只负责设计，制造由其它公司完成（如公司只负责设计，制造由其它公司完成（如 TSMC, UMC). 这些公司完成或协助完成后