第10章 IGBT设计及仿真验证

1、第第10章章 IGBT的设计的设计及仿真验证及仿真验证2022-3-262/43本章内容本章内容一、一、IGBT结构简介结构简介二、二、IGBT元胞结构设计元胞结构设计三、高压终端结构的设计三、高压终端结构的设计四、四、IGBT工艺流程设计工艺流程设计浙大微电子2022-3-263/43本章内容本章内容一、一、IGBT结构简介结构简介二、二、IGBT元胞结构设计元胞结构设计三、高压终端结构的设计三、高压终端结构的设计四、四、IGBT工艺流程设计工艺流程设计浙大微电子2022-3-264/43IGBT基本结构及特点基本结构及特点与功率与功率MOSFET只有一层之差，即背面只有一层之差，即背面P型

2、层型层代替代替N型层；型层；电压控制型器件；电压控制型器件；具有具有MOS器件高输入阻抗，容易控制与双极型器件高输入阻抗，容易控制与双极型（BJT）器件高电流密度，低导通电阻的双重）器件高电流密度，低导通电阻的双重优点；优点；广泛应用于各种功率转换、马达驱动等电力电广泛应用于各种功率转换、马达驱动等电力电子装置中；子装置中；浙大微电子2022-3-265/43IGBT结构示意图结构示意图N+N+P+N-N+P+EmitterGateCollectorPJ1J3J2PBuffer layerInjecting layerDrift regionBody regionSiO2RsRCHRACRJF

3、ETRMODRSRIBJTIMOS 正向导通模式：正向导通模式： VCE0.7V，VGEVTH 正向阻断模式正向阻断模式 VCE0 V，VGEVTH 反向阻断模式反向阻断模式 VCE0 V三种工作模式：三种工作模式：浙大微电子2022-3-266/43 等效电路图等效电路图 电路符号电路符号 封装后产品封装后产品浙大微电子2022-3-267/43穿通型穿通型IGBT（PT-IGBT） 非穿通型非穿通型IGBT（NPT-IGBT）浙大微电子2022-3-268/43IGBT的闩锁效应的闩锁效应IGBT中中PNP晶体管和寄生的晶体管和寄生的NPN晶体管构成类似晶体管构成类似PNPN晶闸管的结构。

4、依据晶闸管原理，一旦这晶闸管的结构。依据晶闸管原理，一旦这个结构导通，将处于无法关断状态，这就称为个结构导通，将处于无法关断状态，这就称为IGBT器件的闩锁效应。器件的闩锁效应。闩锁发生条件：当闩锁发生条件：当PNP和和NPN两管的共基极电流两管的共基极电流放大系数之和满足以下条件：放大系数之和满足以下条件：抑制闩锁：在抑制闩锁：在P-base区增加区增加P+区，减小区，减小Rs，防，防止寄生止寄生NPN晶体管开启。晶体管开启。 1PNPNPN浙大微电子2022-3-269/43本章内容本章内容一、一、IGBT结构简介结构简介二、二、IGBT元胞结构设计元胞结构设计三、高压终端结构的设计三、高

5、压终端结构的设计四、四、IGBT工艺流程设计工艺流程设计浙大微电子2022-3-2610/43（1）IGBT的正向压降设计的正向压降设计导通压降：导通压降：)FCHACJFETMODMOSBEVRRRRIV（优化正向压降步骤：优化正向压降步骤：（1）对于）对于MOS通路相关的元胞参数通路相关的元胞参数栅宽栅宽LG和和P-阱宽阱宽Lwell进行优化，使得进行优化，使得MOS通路电流密度通路电流密度IMOS/ACELL最大；最大；（2）对）对BJT通路的另一相关参数通路的另一相关参数P+阱宽阱宽LDP进行合理选取，使得器件的进行合理选取，使得器件的闩锁电流阈值尽量高。闩锁电流阈值尽量高。 浙大微电

6、子2022-3-2611/43减小正向压降采取的措施：减小正向压降采取的措施： 使用穿通型结构使用穿通型结构 提高少子寿命提高少子寿命 N-漂移区尽量薄漂移区尽量薄 减小沟道电阻，降低栅氧厚度减小沟道电阻，降低栅氧厚度 减小减小JFET电阻，使用沟槽栅电阻，使用沟槽栅提高开关速度采取的措施：提高开关速度采取的措施： 降低少子寿命降低少子寿命 采用具有采用具有N+缓冲层的缓冲层的PT型结构型结构 降低降低PNP晶体管电流增益晶体管电流增益 开关速度和导通压降这两个参数优化有时存在着矛盾，开关速度和导通压降这两个参数优化有时存在着矛盾，因此必需根据设计者的需要进行折衷考虑。因此必需根据设计者的需要

7、进行折衷考虑。 浙大微电子2022-3-2612/43（2）IGBT正向阻断电压的设计正向阻断电压的设计 IGBT的正向阻断电压主要由的正向阻断电压主要由J2结提供，其性能取决于结提供，其性能取决于N-漂移区的掺杂浓度和厚度；漂移区的掺杂浓度和厚度； 实际是实际是PNP晶体管基极开路时的击穿电压晶体管基极开路时的击穿电压BVCEO，即正向，即正向阻断电压阻断电压VCE可表示为：可表示为：*1/6(1)CECEOCBOVBVBV *为基区输运系数为基区输运系数 为发射结注入效率为发射结注入效率 BVCBO为为PNP发射结开路时的击穿电压发射结开路时的击穿电压浙大微电子2022-3-2613/43

8、通过正向阻断电压的需求来确定通过正向阻断电压的需求来确定N-材料的电阻率与厚度材料的电阻率与厚度u对于对于NPT型型IGBT：u对于对于PT型型IGBT：133/45.34 10CBOBBVN133/4225.6 10/2CBOBBBBBBVWqNNqWN WB表示表示N-层中耗尽区的宽度层中耗尽区的宽度 q表示电子电荷表示电子电荷 表示硅介电常数表示硅介电常数 浙大微电子2022-3-2614/43（3）元胞几何图形的考虑元胞几何图形的考虑l 正向导通压降：正向导通压降： 条形方形圆形条形方形圆形MSSl 闩锁电流密度：闩锁电流密度： MSS 条形方形条形方形圆形圆形浙大微电子2022-3-

9、2615/43（4）IGBT元胞仿真实例元胞仿真实例 IGBT参数设计指标及测试条件参数设计指标及测试条件参数参数设计指标设计指标测试条件测试条件阈值电压阈值电压VGE(th) 4V(3-5V) Ic=250uA,VCE=VGE 击穿电压击穿电压VCES 1870V Ic=250uA,VGE=0 集电极电流集电极电流IC 25A T=25 饱和压降饱和压降VCE（sat） 3V VGE=15V,IGE=16A 关断时间关断时间 1700ns 感性负载感性负载,VGE=15V, RG=33 浙大微电子2022-3-2616/43以以Medici作为器件仿真工具进行元胞仿真作为器件仿真工具进行元胞

10、仿真 由于元胞的对称性，仿真时只需建立半个元胞即可由于元胞的对称性，仿真时只需建立半个元胞即可 采用穿通型结构采用穿通型结构 元胞长度为元胞长度为20.5 um（半元胞长度（半元胞长度10.5 um），其中多晶硅），其中多晶硅长度长度14 um 背面背面P+集电极掺杂浓度集电极掺杂浓度1E18 cm-3，结深，结深0.4 um N+缓冲层厚度缓冲层厚度30 um，表面浓度，表面浓度1E16 cm-3 N-漂移区厚度漂移区厚度190 um，电阻率，电阻率75 -cm P-阱表面浓度阱表面浓度3E17 cm-3，结深，结深2.6 um P+阱表面浓度阱表面浓度1E19 cm-3，结深，结深3.2

11、um N+源区表面浓度源区表面浓度2E20 cm-3，结深，结深0.3 um，宽度，宽度1 um浙大微电子2022-3-2617/43 在器件构造和仿真过程中，器件剖面结构、网格、掺杂在器件构造和仿真过程中，器件剖面结构、网格、掺杂和正向阻断电压的数据文件分别被保存在名为和正向阻断电压的数据文件分别被保存在名为PROFILE、afterregrid、IGBT和和bvds的这四个文件中。的这四个文件中。 浙大微电子2022-3-2618/43medici程序运行后输出图形：程序运行后输出图形：器件网格分布图器件网格分布图 （A）正面）正面 （B）背面）背面 浙大微电子2022-3-2619/43

12、器件纵向掺杂（含器件纵向掺杂（含N型和型和P型杂质）浓度分布图型杂质）浓度分布图 X=0 um处掺杂分布处掺杂分布 X=10.25 um处掺杂分布处掺杂分布 浙大微电子2022-3-2620/43 器件表面横向掺杂（含器件表面横向掺杂（含N型和型和P型杂质）浓度的分布图型杂质）浓度的分布图浙大微电子2022-3-2621/43在特定测试条件下器件正向阻断电压仿真图在特定测试条件下器件正向阻断电压仿真图浙大微电子2022-3-2622/43器件电力线的分布图器件电力线的分布图 (A)正面电力线分布正面电力线分布;(B)背面电力线分布背面电力线分布浙大微电子2022-3-2623/43器件正面电场

13、分布图器件正面电场分布图浙大微电子2022-3-2624/43本章内容本章内容一、一、IGBT结构简介结构简介二、二、IGBT元胞结构设计元胞结构设计三、高压终端结构的设计三、高压终端结构的设计四、四、IGBT工艺流程设计工艺流程设计浙大微电子2022-3-2625/43（1）高压终端结构介绍高压终端结构介绍 IGBT器件各个元胞之间是并联结构，电位基本相同，且各器件各个元胞之间是并联结构，电位基本相同，且各相邻相邻P阱区对阱区对JFET区有电场屏蔽作用，加之表面的多晶硅区有电场屏蔽作用，加之表面的多晶硅栅的等效场板作用，使得栅的等效场板作用，使得IGBT内部元胞具有非常理想的击内部元胞具有非

14、常理想的击穿特性。穿特性。 但在边界元胞处情况却不相同，边界元胞与衬底但在边界元胞处情况却不相同，边界元胞与衬底N-外延层外延层之间存在着高压，又由于之间存在着高压，又由于PN结的曲率半径问题，使得边界结的曲率半径问题，使得边界元胞的外侧存在着强电场，因此需要做终端处理。元胞的外侧存在着强电场，因此需要做终端处理。 高压结终端技术有许多种，其中使用最多的是场限制环高压结终端技术有许多种，其中使用最多的是场限制环（俗称分压环）技术和场板技术（俗称分压环）技术和场板技术 。浙大微电子2022-3-2626/43场限环结构示意图场限环结构示意图J2EN -P+P+P+P+ 场限环与主结以及其它电极并

15、没有电接触，因此又称为浮场限环与主结以及其它电极并没有电接触，因此又称为浮空场限环空场限环。 浮空环能抑制最外侧主结边缘曲率效应引起的电场集中，浮空环能抑制最外侧主结边缘曲率效应引起的电场集中，将高压以分压的方式逐渐环降低，从而维持整个将高压以分压的方式逐渐环降低，从而维持整个IGBT器件的器件的击穿电压在较高水平。击穿电压在较高水平。 浙大微电子2022-3-2627/43当主结加反向电压时，主结与环结的电场与电位分布可用半当主结加反向电压时，主结与环结的电场与电位分布可用半导体表面的二维泊松方程求解：导体表面的二维泊松方程求解： 求解以上方程得到的环分压比及环间距：求解以上方程得到的环分压

16、比及环间距：()sSxSx yx ySEqENxqy11(1)iiiiUUUg1(1)/21()iiiLUU环分压比：环分压比：环间距：环间距：浙大微电子2022-3-2628/43u 称为第称为第i环的归一化电压；环的归一化电压；u 称为归一化环间距（称为归一化环间距（dRi为环间距）；为环间距）；u 称为归一化结深；称为归一化结深；u ri为为P+环结深；（环结深；（ri+dRi）为光刻掩模版上的环间距）为光刻掩模版上的环间距(假设假设横向扩散系数为横向扩散系数为0.5)；u 取值取值0.75；i为耦合因子，取为耦合因子，取0.7；BVPP为理想平面结构为理想平面结构的击穿电压，的击穿电压

17、，WPP为击穿时的势垒宽度，分别可由以下两式为击穿时的势垒宽度，分别可由以下两式求得：求得：u对于多个环，环数可按下式选取：对于多个环，环数可按下式选取： /iiPPUVBV/iiPPLdR W/iPPgr W133/45.34 10PPBBVN107/82.67 10PPBWN11()1niiiUU浙大微电子2022-3-2629/43 采用场限制环结构，是否能达到理想的击穿电压取决于采用场限制环结构，是否能达到理想的击穿电压取决于环环结深结深、环间距环间距和和环数环数的选取；的选取； 结深浅，则环数应增加；结深浅，则环数应增加； 从以上推导还可以知道，场限环的间距为不等距设计，从从以上推导

18、还可以知道，场限环的间距为不等距设计，从主结往外，场限制环间距会依次递增；主结往外，场限制环间距会依次递增； 从最里面的第一个环到最外面最后一个环，总的距离意味从最里面的第一个环到最外面最后一个环，总的距离意味着终端结构占用的硅片面积；着终端结构占用的硅片面积； 从产品角度看，是经济成本问题；从产品角度看，是经济成本问题； 合理的设计，对耐压相同的器件而言，所需终端结构的硅合理的设计，对耐压相同的器件而言，所需终端结构的硅代价是越少越好。代价是越少越好。 浙大微电子2022-3-2630/43场板结构示意图场板结构示意图 场板结构是在平面结的氧化层上方放置金属条或多晶硅条，场板结构是在平面结的

19、氧化层上方放置金属条或多晶硅条，并延伸到并延伸到PN结外，以改变表面电势来改变结边缘曲率引起结外，以改变表面电势来改变结边缘曲率引起的电场集中，抑制表面低击穿。的电场集中，抑制表面低击穿。 耗尽层形状对表面电势分布非常敏感，如果加负偏置电压耗尽层形状对表面电势分布非常敏感，如果加负偏置电压到场板，它将把电子推离表面，导致耗尽层扩展，从而提到场板，它将把电子推离表面，导致耗尽层扩展，从而提高击穿电压高击穿电压 。EN-J2P+N+浙大微电子2022-3-2631/43一个实际的功率器件加一个独立偏置电压来控制一个实际的功率器件加一个独立偏置电压来控制场板是不可能的。场板是不可能的。实际上为了获得

20、最佳效果，往往考虑采用场限制实际上为了获得最佳效果，往往考虑采用场限制环和场板的混合结构，在浮空场限制环上叠加浮环和场板的混合结构，在浮空场限制环上叠加浮空场板。空场板。该技术可使击穿电压对环间距、氧化层厚度及表该技术可使击穿电压对环间距、氧化层厚度及表面电荷的敏感程度大大降低，减少工艺波动对器面电荷的敏感程度大大降低，减少工艺波动对器件性能的影响。件性能的影响。浙大微电子2022-3-2632/43（2）高压终端结构的仿真）高压终端结构的仿真 为了获得高的耐压，需要多个场限环来分担高电压；为了获得高的耐压，需要多个场限环来分担高电压； 虽然通过理论计算可以获得理想的场限环结构，但由于实际虽然

21、通过理论计算可以获得理想的场限环结构，但由于实际工艺中不可避免的存在各种偏差，如光刻套偏，侧向腐蚀等；工艺中不可避免的存在各种偏差，如光刻套偏，侧向腐蚀等； 为了保证足够的耐压，在理论计算的基础上多加为了保证足够的耐压，在理论计算的基础上多加1-2个环；个环； 采用采用18个环的结构（用个环的结构（用MEDICI直接构造）直接构造） 环环n 123456789间距间距(um) 888899.5101011环环n101112131415161718间距间距(um)121313浙大微电子2022-3-2633/43 18个场限环结构的击穿电压仿真结果：个场限环结构的击穿电压仿真结果：1875V 浙

22、大微电子2022-3-2634/43本章内容本章内容一、一、IGBT结构简介结构简介二、二、IGBT元胞结构设计元胞结构设计三、高压终端结构的设计三、高压终端结构的设计四、四、IGBT工艺流程设计工艺流程设计浙大微电子2022-3-2635/43（1）使用使用材料材料的选择的选择u硅外延片（适用于硅外延片（适用于 1200V 产品产品 ）u硅单晶硅单晶 两种硅单晶比较两种硅单晶比较MethodCZ（直拉）（直拉）FZ（区熔）（区熔）直径（直径（mm）7645050200电阻率电阻率0.002600.110000电阻率均匀性电阻率均匀性15%515%成本成本低低高高浙大微电子2022-3-263

23、6/43（2）参数及工艺流程参数及工艺流程 由第二部分由第二部分Medici确认结深及掺杂，则工艺参数的制定因确认结深及掺杂，则工艺参数的制定因以达到相关结构参数来选择；以达到相关结构参数来选择； 由于由于IGBT的正面结构与的正面结构与VDMOS的正面结构基本相同，因的正面结构基本相同，因此其正面结构的工艺流程可以参考第九章相关此其正面结构的工艺流程可以参考第九章相关VDMOS的的工艺流程；工艺流程； 此例中此例中1700V IGBT采用的工艺流程是：首先在高阻采用的工艺流程是：首先在高阻N-硅硅单晶上进行高温深结单晶上进行高温深结N+扩散（三重扩散），扩散完成后扩散（三重扩散），扩散完成后磨去正面的扩散层，然后使用磨去正面的扩散层，然后使用VDMOS相关的自