数电复习资料(含答案)期末考试

1、数电第一章、选择题1以下代码中为无权码的为A. 8421BCD 码 B. 5421BCD 码C.余三码D.格雷码2 以下代码中为恒权码的为A.8421BCD 码 B. 5421BCD 码C.余三码D.格雷码3位十六进制数可以用位二进制数来表示。A. 1 B. 2C. 4D. 164 .十进制数25用8421BCD码表示为。A.10 101 B.0010 0101C.100101D.101015. 在一个8位的存储单元中，能够存储的最大无符号整数是A. 25610B. 12710C. FF16 D. 255106. 与十进制数53.5 10等值的数或代码为D.(65. 4)8A.(0101 00

2、11. 0101)8421BCDB.(35. 8)16C.(110101. 1)27.矩形脉冲信号的参数有。A.周期 B.占C.脉宽D.扫描期8 .与八进制数47.38等值的数为：D. (100111 . 11 )2A. (100111 . 011 )2B. (27. 6)16C. ( 27. 3 )169. 常用的BCD码有。A.奇偶校验码 B.格雷码C. 8421码D.余三码1 0 .与模拟电路相比，数字电路主要的优点有A.容易设计B.通用性强 C.保密性好 D.抗干扰能力强二、判断题正确打"，错误的打X1.方波的占空比为0. 5。2. 8421 码 1001 比 0001 大。

3、3. 数字电路中用“ 1和“ 0分别表示两种状态，二者无大小之分。4 格雷码具有任何相邻码只有一位码元不同的特性。5. 八进制数188比十进制数18io小。6. 当传送十进制数5时，在8421奇校验码的校验位上值应为1。7. 在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。&占空比的公式为：q = t w / T,那么周期T越大占空比q越小。9. 十进制数910比十六进制数916小。10. 当8421奇校验码在传送十进制数810时，在校验位上出现了1时，说明在传送过 程中出现了错误。三、填空题1. 描述脉冲波形的主要参数有 、。2. 数字信号的特点是在上和上都是断续变化

4、的，其高电平和低电平常用-和来表示。3. 分析数字电路的主要工具是 ，数字电路又称作。4. 在数字电路中，常用的计数制除十进制外，还有、。5. 常用的BCD码有、等。常用的可靠性代码有、等。6. 10110010. 10112=()8=()167. (35. 4)8= 2=() 10=()16 = ()8421BCD8. (39. 75 )10= 2=()8=()169. ( 5E. C)16= 2=()8=()10 =()8421BCD10. ( 01111000)8421BCD =2=()8=()10=()16四、思考题1 在数字系统中为什么要采用二进制？ 2 格雷码的特点是什么？为什么说

5、它是可靠性代码？ 3 奇偶校验码的特点是什么？为什么说它是可靠性代码？第一章答案一、选择题1CD 2AB 3C 4B 5CD 6ABCD 7 ABC 8AB 9CD 10BCD二、判断题 1. V 2. X 3. V 4. V 5. X 6. V 7. V 8. X9. X10. V三、填空题1 幅度、周期、频率、脉宽、上升时间、下降时间、占空比2 时间、幅值、1 、 03 逻辑代数、逻辑电路4 二进制、八进制、十六进制5 8421BCD 码、 2421BCD 码、 5421BCD 码、余三码、格雷码、奇偶校验码6 262.54 B2.B7 11101.129.51D.8(0010 1001.

6、0101)8100111.1147.627.C91011110.11136.694.75(1001 0100.0111 0101)10100111011678 4E四、思考题1 因为数字信号有在时间和幅值上离散的特点，它正好可以用二进制的 1 和 0 来表示两种 不同的状态。2格雷码的任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码。这 个特性使它在形成和传输过程中可能引起的错误较少，因此称之为可靠性代码。3奇偶校验码可校验二进制信息在传送过程中 1 的个数为奇数还是偶数，从而发现可能出 现的错误。第二章选择、判断共20题、选择题1. 以下表达式中符合逻辑运算法那么的是A. C

7、 C=C2B. 1+1=10C. 0<1D. A+ 1 = 12. 逻辑变量的取值1和0可以表示:A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无3.当逻辑函数有n个变量时，共有个变量取值组合?A.n B. 2nC. n2 D.2n4. 逻辑函数的表示方法中具有唯一性的是A .真值表 B. 表达式 C.逻辑图D.5. f=aB+bd+cde+ AD=A. AB D B.(A B)D C.(A D)(BD)D.(A D)(BD)6.逻辑函数F=A(A B)=A.B B. AC. AB D.7 求一个逻辑函数F的对偶式，可将F中的A .“ 换成“ +，“ +换成B. 原变量换成

8、反变量，反变量换成原变量C.变量不变D.常数中“ 0 换成“ 1 ，“1 换成“ 0 E.常数不变8. A+BC=。A . A+ B B.A+C C. A+B A+C D. B + C9.在何种输入情况下，“与非运算的结果是逻辑0。A .全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是11 0 .在何种输入情况下，“或非运算的结果是逻辑0。A.全部输入是0 B.全部输入是1 C.任一输入为0,其他输入为1 D.任一输入为1二、判断题正确打"，错误的打X。1. 逻辑变量的取值，1比0大。2.异或函数与同或函数在逻辑上互为反函数。3 假设两个函数具有相同的真值表，那么两个

9、逻辑函数必然相等。4.因为逻辑表达式 A+B+AB=A+B 成立，所以AB=O成立。5假设两个函数具有不同的真值表，那么两个逻辑函数必然不相等。6假设两个函数具有不同的逻辑函数式，那么两个逻辑函数必然不相等。7逻辑函数两次求反那么复原，逻辑函数的对偶式再作对偶变换也复原为它本身。&逻辑函数 y=a B + Ab+Bc+bC已是最简与或表达式。9因为逻辑表达式 A B+AB +AB=A+B+AB 成立，所以 A B +AB= A+B成立。10 对逻辑函数 Y=A B + A B+ B C+B C利用代入规那么，令 A=BC 代入，得 Y= bc B + BC b+ B c+b C = B

10、 c+b C 成立。三、填空题1. 逻辑代数又称为 代数。最根本的逻辑关系有 、三种。常用的几种导出的逻辑运算为 、。2. 逻辑函数的常用表示方法有 、。3. 逻辑代数中与普通代数相似的定律有 、。摩根定律又称为。4. 逻辑代数的三个重要规那么是 、。5. 逻辑函数 F=A+B+ C D的反函数F =。6 .逻辑函数 F=A B+C 1的对偶函数是 。7. 添加项公式 AB+ AC+BC=AB+ Ac的对偶式为 。&逻辑函数 F= A B C D +A+B+C+D= 。9.逻辑函数 F= AB AB AB AB =。10函数的对偶式为 aB +Cd BC，那么它的原函数为。四、思考题1

11、. 逻辑代数与普通代数有何异同？2.逻辑函数的三种表示方法如何相互转换？3. 为什么说逻辑等式都可以用真值表证明？4.对偶规那么有什么用处?第二章答案一、选择题 二、判断题1. X2. V3. V4. X5. V6.X7.V 8.X9.X10.X三、填空题1.布尔与或非与非或非与或非冋或异或2 .逻辑表达式 真值表逻辑图3.交换律分配律结合律反演定律4.代入规那么对偶规那么反演规那么5. Ab C+D6. A+BC+0 7. A+B A+C B+C= A+B A+C& 19. 010. A B?(C D)?(B C)四、思考题1. 都有输入、输出变量，都有运算符号，且有形式上相似的某些

12、定理，但逻辑代数的取值 只能有0和1两种，而普通代数不限，且运算符号所代表的意义不同。2通常从真值表容易写出标准最小项表达式，从逻辑图易于逐级推导得逻辑表达式，从与 或表达式或最小项表达式易于列出真值表。3. 因为真值表具有唯一性。4. 可使公式的推导和记忆减少一半，有时可利于将或与表达式化简。第三章选择、判断共20题一、选择题1. 三态门输出高阻状态时，是正确的说法。A.用电压表测量指针不动B.相当于悬空 C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与功能的有 。A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门3 .以下电路中常用于总线应用的有 。A. TSL

13、 门 B. OC 门C.漏极开路门D. CMOS与非门4 .逻辑表达式Y=AB可以用A.正或门 B.正非门C.正与门D.负或门5 . TTL电路在正逻辑系统中，以下各种输入中相当于输入逻辑“ 1 。A.悬空B.通过电阻2. 7k Q接电源C.通过电阻2. 7k Q接地 D.通过电阻510 Q接地6 .对于TTL与非门闲置输入端的处理A.接电源 B.通过电阻3k Q接电源C.接地 D.与有用输入端并联7 .要使TTL与非门工作在转折区，可使输入端对地外接电阻RiA. > RonB. v Roff C. Roff v Ri v RonD. > Roff8. 三极管作为开关使用时，要提高

14、开关速度，可A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管9 . CMOS数字集成电路与TTL数字集成电路相比突出的优点是A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽1 0 .与CT4000系列相对应的国际通用标准型号为。A. CT7 4S肖特基系列B. CT74LS低功耗肖特基系列C. CT7 4L低功耗系列D. CT74H高速系列二、判断题正确打"，错误的打X1. TTL与非门的多余输入端可以接固定高电平。2. 当TTL与非门的输入端悬空时相当于输入为逻辑1。3普通的逻辑门电路的输出端不可以并联在一起，否那么可能会损坏器件。4. 两输入端四与

15、非门器件 74LS00与7400的逻辑功能完全相同。5. CMOS或非门与TTL或非门的逻辑功能完全相同。6三态门的三种状态分别为：高电平、低电平、不高不低的电压。7. TTL集电极开路门输出为1时由外接电源和电阻提供输出电流。&一般TTL门电路的输出端可以直接相连，实现线与。9. CMOS OD门漏极开路门的输出端可以直接相连，实现线与。10. TTL OC门集电极开路门的输出端可以直接相连，实现线与。三、填空题1. 集电极开路门的英文缩写为门,工作时必须外加和。2 . OC门称为门，多个OC门输出端并联到一起可实现功3 . TTL与非门电压传输特性曲线分为区、区、区、区。4 .国产

16、TTL电路相当于国际SN54/第三章答案、选择题 1ABD 2CD3A4CD5ABC6ABD7C8ACD9ACD10B6 . X 7. V 8. X9. V 10. V三、填空题1.OC 电源 负载2 集电极开路门线与3 .饱和区转折区线性区截止区4.CT4000 低功耗肖特基第四章选择、判断共25题一、选择题1. N个触发器可以构成能存放位二进制数码的存放器。A. N- 1B. NC. N+1D. 2n2. 在以下触发器中，有约束条件的是。A.主从 JK F/ F B.主从 D F/ FC.同步 RS F/ F D.边沿 D F/ F3 . 一个触发器可记录一位二进制代码，它有个稳态。A.

17、0B. 1C. 2D. 3E. 44 .存储8位二进制信息要个触发器。A. 2B. 3C.4D. 85 对于T触发器，假设原态Qn = 0 ,欲使新态Qn+1 = 1 ,应使输入T =A. 0B. 1C.QD. Q6 .对于T触发器，假设原态Qn=1 ,欲使新态Qn+1 = 1 ,应使输入T =A. 0B. 1C.QD. Q7 .对于D触发器,欲使 Qn+1=Qn,应使输入D=。A. 0B. 1C.QD. Q8 .对于JK触发器，假设J=K，那么可完成触发器的逻辑功能。A. RSB. DC. TD. T /9 .欲使JK触发器按Qn + 1 = Qn工作，可使JK触发器的输入端。A. J=K=

18、0B. J = Q, K= QC. J = Q, K=QD. J = Q, K=0E. J=0, K=Q10 .欲使JK触发器按Qn + 1=Qn工作，可使J K触发器的输入端。A. J=K=1B. J = Q, K= QC. J =Q, K=QD. J = Q, K=1E. J=1 , K=Q11 .欲使JK触发器按Qn + 1 = 0工作，可使JK触发器的输入端。A. J=K=1 B. J = Q, K=Q C. J=Q, K=1D. J = 0, K=1E. J = K=112 .欲使JK触发器按Qn + 1 = 1工作，可使JK触发器的输入端。A. J=K=1 B. J = 1, K=

19、0 C. J=K= QD. J = K=0E. J=Q, K=013 .欲使D触发器按Qn + 1= Qn工作，应使输入D=。A. 0B. 1C. QD. Q14 .以下触发器中，克服了空翻现象的有。A.边沿D触发器 B.主从RS触发器 C.同步RS触发器 D.主从J K触 发器15 .以下触发器中，没有约束条件的是。A.根本RS触发器B.主从RS触发器 C.同步RS触发器 D.边沿D触发器16.描述触发器的逻辑功能的方法有。A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图17 .为实现将JK触发器转换为D触发器，应使。A. J=D, K= D B. K=D, J = D

20、C.J=K=D D. J = K= D18.边沿式D触发器是一种 稳态电路。A.无B.单C.双D.多二、判断题正确打"，错误的打X1. D触发器的特性方程为 Qn+1 = D,与Qn无关，所以它没有记忆功能。2. RS触发器的约束条件RS=0表示不允许出现R=S= 1的输入。3. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。 4主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相 同。5假设要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1 保持，可选用T触发器，且令T=A。6由两个TTL或非门构成的根本RS触发器，当R=S=0时，触发器的状 态

21、为不定。7对边沿JK触发器，在CP为高电平期间，当J = K=1时，状态会翻转一 次。三、填空题1 触发器有 个稳态，存储8位二进制信息要个触发器。个根本RS触发器在正常工作时，它的约束条件是R+ S = 1 ,那么它不允许输入S=且R=的信号。3 .触发器有两个互补的输出端Q、 Q，定义触发器的1状态为, 0状态为,可见触发器的状态指的是端的状态。4 . 一个根本RS触发器在正常工作时，不允许输入R=S= 1的信号，因此它的约束条件是。5 在一个CP脉冲作用下，引起触发器两次或屡次翻转的现象称为触发器的，触发方式为式或式的触发器不会出现这种现象。第四章答案一、选择题1B2C3C4D5BD6A

22、D7C8C9ABDE10ACDE11BCD12BCE13D14ABD15D16ABCD17A18C二、判断题 1. X 2. V 3. V 4. V 5. X 6. X 7. X三、填空题 1. 2 8 2. 0 03. Q=1、Q=0Q=0、Q=1Q4 .RS=05 .空翻主从式边沿式第五章选择、判断共15题一、选择题1. 脉冲整形电路有 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D. 555定时器2 .多谐振荡器可产生。A.正弦波B.矩形脉冲C.三角波D.锯齿波3 . 石英晶体多谐振荡器的突出优点是。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭4 . TTL

23、单定时器型号的最后几位数字为。A. 555B. 556C. 7555D. 75565 .555定时器可以组成。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器6 .用555定时器组成施密特触发器，当输入控制端CO外接1 0V电压时，回差电压为。A. 3. 33V B. 5V C. 6. 66V D. 10V7 .以下各电路中，可以产生脉冲定时。A.多谐振荡器 B.单稳态触发器C.施密特触发D.石英晶体多谐振荡器二、判断题正确打"，错误的打X1. 施密特触发器可用于将三角波变换成正弦波。2. 施密特触发器有两个稳态。3. 多谐振荡器的输出信号的周期与阻容元件的参数成正

24、比。4. 石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。5. 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。6. 单稳态触发器的暂稳态维持时间t w表示，与电路中RC成正比。7. 采用不可重触发单稳态触发器时，假设在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的根底上再展宽t w。8. 施密特触发器的正向阈值电压一定大于负向阈值电压。三、填空题1.555定时器的最后数码为555的是产品，为7555的是产品。2 .施密特触发器具有现象，又称特性；单稳触发器最重要的参数为。3 .常见的脉冲产生电路有,常见的脉冲整形电路有 、。4 .为了实现高的频率稳定度，常采用振荡器；单

25、稳态触发器受到外触发时进入态。第五章答案一、选择题 1. BC2. B3. C4. A5 . ABC6 . B7. B二、判断题 1 .X2. V 3. V 4. X 5. X 6. V 7. X 8. V三、填空题1. TTL CMOS2. 回差 电压滞后脉宽3. 多谐振荡器单稳态触发器施密特触发器4. 石英晶体暂稳态第六章选择、判断共25题一、选择题1 .以下表达式中不存在竞争冒险的有。A. Y= B + AB B.Y=AB+BC C. Y=ABC +ABD.Y=(A+B)aD2. 假设在编码器中有50个编码对象，那么要求输出二进制代码位数为_ 位。A. 5B. 6C. 1 0D. 503

26、. 一个1 6选一的数据选择器，其地址输入选择控制输入端有个。A. 1B. 2C. 4D. 1 64. 以下各函数等式中无冒险现象的函数式有。A. F BC AC ABB. F AC BC ABC. F AC BC AB ABD. F BC AC AB BC AB ACE. F BC AC AB AB5 .函数F AC AB BC ,当变量的取值为时，将出现冒险现象。A. B=C=1B. B=C=0C. A=1 ,C=0D.A=0,B=06 .四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=。A. Al A0X0 AiAqX A1A0X2 A1A0X3B. AiAo

27、XdC. AiA0X1D. A1A0X37. 一个8选一数据选择器的数据输入端有个。A. 1B. 2C. 3D. 4E. 88 .在以下逻辑电路中，不是组合逻辑电路的有。A.译码器B.编码器C.全加器D.存放器9 .八路数据分配器，其地址输入端有个。A. 1B. 2C. 3D. 4E. 810 组合逻辑电路消除竞争冒险的方法有。A.修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰1 1 101键盘的编码器输出位二进制代码。A. 2B. 6C. 7D. 812 用三线-八线译码器74LS1 38实现原码输出的8路数据分配器，应 。A.STA = 1 ,STB =

28、D,STC = 0B.STA= 1 ,STB = D,STc=DC. STA = 1 , STB =0, STc = D D. STA = D, STB =0 , STc =013 以下电路，加适当辅助门电路，适于实现单输出组合逻辑电路。A.二进制译码器 B.数据选择器 C.数值比拟器 D.七段显示译码器14 用四选一数据选择器实现函数Y=A1Ao A1Ao ,应使。A. Do = D2 = O, D1 = D3= 1B. Do = D2 = 1 , D1 = D3= 0C. Do = D1 = 0 , D2= D3= 1D. Do = D1 = 1 , D2 = D3=015 用三线-八线译

29、码器74LS138和辅助门电路实现逻辑函数Y=A2 A2A1 ,应。A.用与非门，Y= Y0Y1Y4Y5Y6Y7B.用与门，Y= Y2Y3C.用或门，y=Y2 Y3D.用或门，Y=Y0 Y1 丫4 丫5 丫6 Yz、判断题正确打"，错误的打X1. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。2. 编码与译码是互逆的过程。3. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。4. 液晶显示器的优点是功耗极小、工作电压低。5. 液晶显示器可以在完全黑暗的工作环境中使用。6. 半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。7.

30、共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。8. 数据选择器和数据分配器的功能正好相反，互为逆过程。9. 用数据选择器可实现时序逻辑电路。10. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。三、填空题1 .半导体数码显示器的内部接法有两种形式：共接法和共接法。2 对于共阳接法的发光二极管数码显示器，应采用电平驱动的七段显示译码器。3 消除竟争冒险的方法有、第六章答案一、选择题1. CD2 B3 C4 D5 ACD6 A7 E8. D9 C10. AB11 C12 ABC13 AB14 A15 AB二、判断题 1 X 2. V 3. V 4. V 5

31、. X6. V 7. V 8. V 9 X 10 X三、填空题1阴 阳2低电平3修改逻辑设计接入滤第七章选择、判断共30题一、选择题1同步计数器和异步计数器比拟，同步计数器的显著优点是。A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。2 把一个五进制计数器与一个四进制计数器串联可得进制计数器。A. 4B. 5C. 9D. 2 03 以下逻辑电路中为时序逻辑电路的是。A.变量译码器 B.加法器C.数码存放器 D.数据选择器4. N个触发器可以构成最大计数长度进制数为的计数器。A. NB. 2NC. N2D. 2n5. N个触发器可以构成能存放位二进制数码的存放器。A. N

32、- 1B. NC. N+1D. 2N6 五个D触发器构成环形计数器，其计数长度为。A. 5B. 1 0C. 25D. 327 同步时序电路和异步时序电路比拟，其差异在于后者。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8 一位8421 BCD码计数器至少需要个触发器。A. 3B. 4C. 5D. 1 09. 欲设计0 , 1 , 2 , 3 , 4 , 5 , 6 , 7这几个数的计数器，如果设计合理， 采用同步二进制计数器，最少应使用级触发器。A. 2B. 3C. 4D. 81 0 . 8位移位存放器，串行输入时经个脉冲后，8位数码全部移入存放器中。A.

33、1B. 2C. 4D. 811. 用二进制异步计数器从0做加法，计到十进制数178，那么最少需要个触发器。A. 2B. 6C. 7D. 8E. 1012 .某电视机水平-垂直扫描发生器需要一个分频器将31500 Hz的脉冲转换为60Hz的脉冲，欲构成此分频器至少需要个触发器。A. 10B. 60C. 525D. 3150013 .某移位存放器的时钟脉冲频率为1 00KHz，欲将存放在该存放器中的数左移8位，完成该操作需要时间。A. 10 卩 S B. 80 3 SC. 1 00 3 SD. 8 00ms14假设用J K触发器来实现特性方程为Cf 1 Ad1 AB,那么J K端的方程为。A. J

34、=AB,K= A BB. J = AB, K= ABC. J =A B , K=ABD. J = AB ,K=AB15要产生10个顺序脉冲,假设用四位双向移位存放器CT74LS194来实现，需要片。A. 3B. 4C. 5D.1 016 .假设要设计一个脉冲序列为1 101001110的序列脉冲发生器，应选用个触发器。A. 2B. 3C. 4D. 1 02组合电路不含有记忆功能的4.同步时序电路具有统一的时钟、判断题正确打"，错误的打X1同步时序电路由组合电路和存储器两局部组成。器件。3时序电路不含有记忆功能的器件。CP控制。5异步时序电路的各级触发器类型不同。6. 环形计数器在每个

35、时钟脉冲CP作用时，仅有一位触发器发生状态更新。7. 环形计数器如果不作自启动修改，那么总有孤立状态存在。&计数器的模是指构成计数器的触发器的个数。9计数器的模是指对输入的计数脉冲的个数。10. D触发器的特征方程 Qn + 1=D,而与Qn无关，所 以，D触发器 不是时序电路。11.在同步时序电路的设计中，假设最简状态表中的状态数为2N ,而 又是用N级触发器来实现其电路，那么不需检查电路的自启动性。12把一个5进制计数器与一个10进制计数器串联可得到15进制计数 器。13 .同步二进制计数器的电路比异步二进制计数器复杂，所以 实际应用中较少使用同步二进制计数器。14 .利用反应归零

36、法获得N进制计数器时，假设为异步置零方式，那么状 态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。三、填空题1存放器按照功能不同可分为两类：存放器和存放器。2 . 数字电路按照是否有记忆功能通常可分为两类：、。3 .由四位移位存放器构成的顺序脉冲发生器可产生个顺序脉冲。4 .时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。第七章答案一、选择题 1A2D3C4D5B6A7B8B9B10D11D12A13B14AB15A16C二、判断题1. V2. V 3. V 4.V 5. X6. X 7.V 8.X 9. X 10.X 11. V 12.X 13.X 14.V三、填空

37、题1.移位数码2.组合逻辑电路时序逻辑电路3.44.同步1=1 rH. 异步第八章选择、判断共20题一、选择题1.一个无符号8位数字量输入的DAC其分辨率为 位。A. 1B. 3C. 4D. 82 . 一个无符号1 0位数字输入的DAC,其输出电平的级数为A. 4B. 10C. 1024D. 2 w ui VVref时，输出的二进制数为。 A. 001B. 1 01C. 1 10D. 1 1 1 .以下四种转换器，是A/ D转换器且转换速度最高。A.并联比拟型 B.逐次逼近型 C.双积分型 D.施密特触发器3 . 一个无符号4位权电阻DAC,最低位处的电阻为40KQ ,那么最高位处电阻为。A.

38、 4KQ B. 5KQC. 10KQD. 20KQ4 . 4位倒T型电阻网络DAC的电阻网络的电阻取值有种。A. 1B. 2C. 4D. 85 .为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率f汁ax的关系是。A. fs?f Im axB. f s 仝 f Im axCfs?2 f Im axD.< 2 f im ax6 .将一个时间上连续变化的模拟量转换为时间上断续离散的模拟量的过程称为。A.采样B.量化C.保持D.编码7 .用二进制码表示指定离散电平的过程称为。A.采样B.量化C.保持D.编码8 .将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电

39、平的过程称为。A.采样B.量化C.保持D.编码19 .假设某ADC取量化单位=丄Vref ,并规定对于输入电压U| ,在0 < U|81 5V - Vref时，认为输入的模拟电压为0V,输出的二进制数为000 ,那么Vref88、判断题正确打"，错误的打X1权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。2D/A转换器的最大输出电压的绝对值可到达基准电压VEFo3D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。4D/A转换器的位数越多，转换精度越高。5A/D转换器的二进制数的位数越多，量化单位越小。6A/D转换过程中，必然会出现量化误差。7A/D

40、转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0o8 一个N位逐次逼近型 A/D转换器完成一次转换要进行N次比拟，需要N+2个时钟脉冲。9双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。10采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。三、填空题1 将模拟信号转换为数字信号，需要经过 、第八章答案一、选择题 1. D2. CD3. B4. B5. C6. A 7. D8. B9. B10. A二、判断题1. X 2. X 3. V 4. V 5. V6. V 7. X 8. V 9. V 10. V三、填空题1.采样保持 量化编

41、码第九章选择、判断共25题一、选择题1.一个容量为1KX 8的存储器有 个存储单元。A. 8B. 8KC. 8000D. 81 92要构成容量为4KX 8的RAM需要片容量为 256 X 4的RAMA. 2B. 4C. 8D. 323 .寻址容量为16KX 8的RAM需要根地址线。A. 4B. 8C. 14D. 1 6E. 16K4 .假设RAM的地址码有8位，行、列地址译码器的输入端都为4个，那么它们的输出线即字线加位线共有条。A. 8B. 1 6C. 32D. 2565 .某存储器具有8根地址线和8根双向数据线，那么该存储器的容量为 。A. 8 X 3B. 8KX 8C. 256 X 8D

42、. 256 X 2566. 采用对称双地址结构寻址的1 024 X 1的存储矩阵有。A. 10行1 0列 B. 5行5列C. 32行32列D. 1024 行 1 024 列7 .随机存取存储器具有A.读/写B.无读/写C.只读D.只8 .欲将容量为128 X 1的RAM扩展为1 024 X 8,那么需要控制各片选端的辅助译码器的输出端数为A. 1B. 2C. 3D. 89 .欲将容量为256 X 1的RAM扩展为1 024 X 8,那么需要控制各片选端的辅助译码器的输入端数为A. 4B.C. 3 D. 810.只读存储器ROM在运行时具有A.读/无写 B.无C.读/写D.无读/无写1 1 .只

43、读存储器ROM中的内容，当电源断掉后又接通，存储器中的内。A.全部改变 B.全部为0 C.不可预料 D.保持不变12. 随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的。A.全部改变 B.全部为1 C.不确定D.保持不变13 . 一个容量为512 X 1的静态RAM具有A.地址线9根，数据线1根B.地址线1根，数据线9根C.地址线51 2根,数据线9根D.地址线9根，数据线512根1 4 .用假设干RAM实现位扩展时，其方法是将相应地并联在起。A.地址线B.数据线C.片选信号线 D读/写线15 . PROM的与陈列地址译码器是。A.全译码可编程阵列B. 全译码不可编程阵列C.非全译码可编程阵列D.非全译码不可编程阵列一、判断题正确打"，错误的打X1. 实际中，常以字数和位数的乘积表示存储容量。2. RA M由假设干位存储单元组成，每个