基于PCI总线的双DSP系统及WDM驱动程序设计

1、基于基于 PCIPCI 总线的双总线的双 DSPDSP 系统及系统及 WDMWDM 驱动程序设计驱动程序设计摘要：摘要：介绍了 PCI 总线控制芯片 PCI2040 的功能及内部结构，分析了基于 PCI 总线的双 DSP 通信的硬件结构及实现方法，并描述了利用Windows2000 DDK 开发 WDM 设备驱动程序的方法及 PCI 双 DSP 通信驱动程序主要模块的设计方法和编程注意要点。; mso-hansi-font-family: Times NewRoman关键词：关键词：PCI 总线PCI2040DSPDDK WDMTI 公司专门推出了 PCI2040 桥芯片是专门针对 PCI 总

2、线和 DSP 接口用的，本文利用它和 DSP 来处理视频信号，并用双端口 RAM 实现 DSP 之间的数据传输。1 1 硬件设计硬件设计1.1 PCI 总线控制芯片 PCI2040PCI 总线是一种不依附于某个具体处理器的局部总线，它支持 32 位或 64位的总线宽度，频率通常是 33MHz，目前最快的 PCI2.0 总线工作频率是66MHz。工作在 33MHz、32 位时，理论上最大数据传输速率能达到 133MB/s。它支持猝发工作方式，提高了传输速度，支持即插即用，PCI 部件和驱动程序可以在各种不同的平台上运行 1。实现 PCI 总线协议一般有两种方法，一是用 FPGA 设计实现，但 P

3、CI 协议比较复杂，因此难度较大；二是采用 PCI 总线控制芯片，如 AMCC 公司的 S5933、PLX 公司的 PCI9080 等通用的 PCI 接口芯片。TI 公司专门推出了针对 PCI 总线和 DSP 接口的芯片 PCI20402，它不但实现了 PCI 总线控制的功能，而且提供了和 DSP 芯片无缝的接口，因而大大简化了系统设计的复杂度并缩短了开发时间。PCI2040 是一个 PCI-DSP 桥接器件，它提供了 PCI 局部总线和 TMS320C54X8 位主机接口(HPI)与 TMS320C6X 16 位主机接口的无缝连接。一片 PCI2040 最多能同时挂接 4 片 DSP 芯片。

4、同时，它还提供了一个串行 EEPROM 接口，一个通用输入输出接口(GPIO)和一个 16 位通用总线接口(为 TI JTAG 测试总线控制器提供接口)2。PCI2040 只能作为 PCI 目标设备使用，不能作为 PCI 主设备使用；它只支持单字的读写，不能提供 DMA 操作。PCI2040 能够兼容 3.3V 和 5V信号环境系统中的 3.3V 和 5V 信号可以直接从 PCI 插槽中获得。PCI2040 和 TMS320C6201 的接口如图 1 所示。1.2 PCI2040 寄存器说明PCI2040 桥 256 字节的配置头如图 2 所示，HPI CSR 基地址、控制空间基地址(Cont

5、rol Space Base Address)值都是系统自动分配的。所有的 PNP 器件都是如此它将控制空间映射到主机内存，映射的空间大小为 32KB。4 片 DSP芯片的选择是通过解码 PCI_AD14、PCI_AD13 来实现的，其对应关系如表 1 所示。而 DSP HPI 寄存器的地址则是由 PCI_AD12 和 PCI_AD11 来决定的，其对应关系如表 2 所示。图图 1 1 PCI2040PCI2040 和和 TMS320C6201TMS320C6201 的接口的接口表表 1 1 DSPDSP 选择选择AD14:13TMS320C6x DSP00HCS0（选择第一块 DSP）01H

6、CS1（选择第二块 DSP）10HCS2（选择第三块 DSP）11HCS3（选择第四块 DSP）表表 1 1 HPIHPI 寄存器映射寄存器映射AD12:11TMS320C6x HPI Register00HPI 控制寄存器01HPI 地址寄存器10HPI 自增数据寄存器11HPI 数据寄存器因此，DSP 与主机交换数据的过程，也就是读写 HPI 寄存器的过程。也就是说，通过主机访问 DSP 板上资源，只需要将相应地址赋予 HPIA 寄存器中，然后读写数据就可以通过 HPID 寄存器。具体描述如下：(1) 初始化 PCI2040 内部配置寄存器，指向特定的 DSP(因为本系统有两块DSP 和

7、PCI2040 相连)，指定数据传输宽度为 16 位。(2) 分配 HPI CSR 基地址和控制空间基地址，允许 PCI2040 进行内存映射或 I/O 端口映射。值得注意的是，PCI2040 控制空间只能映射在主机的内存空间里，不能映射在 I/O 空间。以上两步都由驱动程序完成。(3) 脱离复位状态后，PCI2040 解码从 PCI 总线来的地址，以此来做出响应。若落入 32KB 的控制空间中，则根据 PCI_AD12、PCI_AD11 及 PCI_AD14、PCI_AD13 片选情况访问相应 HPI 寄存器。(4)设定 HPI 控制寄存器中的 BOB 位，选择正确的高低 16 位排列方式。

8、(5)主机开始对 HPI 寄存器进行读写。1.3 双 DSP 系统硬件设计本文所采用的双 DSP 系统主要用来处理视频信号及高速数据采集，该系统是基于 TMS320C6201 DSP 和 PCI2040 而设计的。此卡的主要功能是：(1)采集视频信号或其他模拟信号经 A/D 转换后，交给 DSP 进行相应处理，然后将处理后的数据通过 PCI2040 经 PCI 总线存放在计算机硬盘上或者直接存储到板上 RAM中，然后通过 PCI 总线将视频数据传送到主机后显示。(2)两块 DSP 之间的通信可以通过 McBSP 或双端口 RAM。该系统的特点有：两块 TMS320C6201 DSP，处理能力可

9、达 3200MIPS；每片C6201 带 512K SBSRAM，256KB FLASH；16KB 高速双口 RAM 用于两块 C6201 之间进行数据交换；12 位 ADC；32 位高速 FIFO。系统硬件框图如图 3 所示。2 2 基于基于 WDMWDM 的的 PCIPCI 驱动程序设计驱动程序设计WDM 是新一代的驱动程序构架，它是一个跨平台的驱动程序模型，在WINDOWS 98 以上的操作系统中都实现了全面兼容。不仅如此，WDM 驱动程序还可以在不修改源代码的情况下经过重新编译后在非 Intel 平台上运行，因而为驱动程序开发人员提供了极大的方便。WDM 驱动程序是分层的，即不同层上的驱动程序有着不同的优先级，而Windows 9x 下的 VxD 则没有此结构。另外，WDM 还