第三讲_可编程逻辑器件

1、1可编程逻辑器件可编程逻辑器件2GAL: Generic Array Logic 通用阵列逻辑通用阵列逻辑相关专业名词相关专业名词EDA：Electronic Design Automation 电子设计自动化电子设计自动化PLD：Programmable Logic Device 可编程逻辑器件可编程逻辑器件CPLD：Complex Programmable Logic Device 复杂可编程逻辑器件复杂可编程逻辑器件EPLD：Erasable Programmable Logic Device 可擦除可编程逻辑器件可擦除可编程逻辑器件FPGA：Field Programmable Gat

2、e Array 现场可编程门阵列现场可编程门阵列VHDL：Very High Speed Integrated Circuit Hardware Description Language 超高速集成电路硬件描述语言超高速集成电路硬件描述语言ASIC：Application Specific Integrated Circuit 特定用途集成电路特定用途集成电路Verilog HDL: ?3可编程逻辑器件的定义可编程逻辑器件的定义n逻辑器件：用来实现某种特定逻辑功能的电子逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门器件，最简单的逻辑器件是与、或、非门（74LS00

3、，74LS04等），在此基础上可实现等），在此基础上可实现复杂的时序和组合逻辑功能。复杂的时序和组合逻辑功能。n可编程逻辑器件（可编程逻辑器件（PLDProgrammable Logic Device）：器件的功能不是固定不变的，）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。的方法来确定器件的逻辑功能。4数字电路课程的回顾数字电路课程的回顾n使用中、小规模器件设计电路（使用中、小规模器件设计电路（74、54系列）系列）编码器（编码器（74LS148）译码器（译码器（74LS138）比较器（比较器（74L

4、S85）计数器（计数器（74LS193）移位寄存器（移位寄存器（74LS194）多路选择器（多路选择器（74LS153）5数字电路课程的回顾数字电路课程的回顾n采用中小规模器件的局限采用中小规模器件的局限电路板面积很大，芯片数量很多，功耗很大，电路板面积很大，芯片数量很多，功耗很大，可靠性低提高芯片的集成度可靠性低提高芯片的集成度设计比较困难能方便地发现设计错误设计比较困难能方便地发现设计错误电路修改很麻烦提供方便的修改手段电路修改很麻烦提供方便的修改手段nPLD器件的出现改变了这一切器件的出现改变了这一切6PLD出现的背景出现的背景n电路集成度不断提高电路集成度不断提高SSIMSILSIVL

5、SIn计算机技术的发展使计算机技术的发展使EDA技术得到广泛应用技术得到广泛应用n设计方法的发展设计方法的发展自下而上自下而上自上而下自上而下n用户需要设计自己需要的专用电路用户需要设计自己需要的专用电路专用集成电路（专用集成电路（ASICApplication Specific Integrated Circuits）开发周期长，投入大，风险）开发周期长，投入大，风险大大可编程器件可编程器件PLD：开发周期短，投入小，风险小：开发周期短，投入小，风险小7标准单元标准单元（Standard Cell）通常通常ASIC特指特指门阵列门阵列（Gate Array）可编程逻辑器件可编程逻辑器件（Pr

6、ogrammable Logic Device，PLD）ASIC全定制（全定制（Full Custom Design IC）厂商直接做出厂商直接做出如：如：CPU厂商做出半成品厂商做出半成品半定制（半定制（Semi-Custom Design IC）IC特殊应用特殊应用用户定制用户定制8PLD器件的优点器件的优点n集成度高，可以替代多至几千块通用集成度高，可以替代多至几千块通用IC芯片芯片极大减小电路的面积，降低功耗，提高可靠性极大减小电路的面积，降低功耗，提高可靠性n具有完善先进的开发工具具有完善先进的开发工具提供语言、图形等设计方法，十分灵活提供语言、图形等设计方法，十分灵活通过仿真工具来

7、验证设计的正确性通过仿真工具来验证设计的正确性n可以反复地擦除、编程，方便设计的修改和升级可以反复地擦除、编程，方便设计的修改和升级n灵活地定义管脚功能，减轻设计工作量，缩短系灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间统开发时间n保密性好保密性好9n管脚数目：管脚数目：208个个n电源：电源：3.3V（I/O）2.5V（内核）（内核）n速度速度250MHzn内部资源内部资源4992个逻辑单元个逻辑单元10万个逻辑门万个逻辑门49152 bit的的RAMCPLD举例：EP1K100OC208-110FPGA举例：EP2C70F896C6n管脚管脚：BGA 896 （用户622）n电压电

8、压：1.2Vn速度速度：260MHZn内部资源：内部资源：68,416LEs250 M4K RAM blocks1,152,000 total RAM bits150 embedded multipliers4 PLLs11可编程逻辑器件的发展历程可编程逻辑器件的发展历程70年代年代80年代年代90年代年代PROM 和和PLA 器件器件PAL 器件器件GAL器件器件FPGA器件器件EPLD 器件器件CPLD器件器件内嵌复杂内嵌复杂功能模块功能模块的的SOPC12PLD的发展趋势的发展趋势n向高集成度、高速度方向进一步发展向高集成度、高速度方向进一步发展最高集成度已达到最高集成度已达到400万门

9、万门n向低电压和低功耗方向发展，向低电压和低功耗方向发展，5V3.3V2.5V1.8V更低更低n内嵌多种功能模块内嵌多种功能模块RAM，ROM，FIFO，DSP，CPUn向数、模混合可编程方向发展向数、模混合可编程方向发展13大的大的PLD生产厂家生产厂家最大的最大的PLD供应商之一供应商之一FPGA的发明者，最大的的发明者，最大的PLD供应商供应商之一之一ISP技术的发明者技术的发明者提供军品及宇航级产品提供军品及宇航级产品14PLD器件的分类按集成度器件的分类按集成度n低密度低密度PROM,EPROM,EEPROM,PAL,PLA,GAL只能完成较小规模的逻辑电路只能完成较小规模的逻辑电路

10、n高密度，已经有超过高密度，已经有超过400万门的器件万门的器件EPLD ,CPLD,FPGA可用于设计大规模的数字系统可用于设计大规模的数字系统集成度高，甚至集成度高，甚至可以做到可以做到SOC（System On a Chip）15按集成度按集成度(PLD)分类分类 可编程逻辑器件（PLD） 简单 PLD 复杂 PLD PROM PAL PLA GAL CPLD FPGA 可编程逻辑器件（PLD） 简单 PLD 复杂 PLD PROM PAL PLA GAL CPLD FPGA 16PLD器件的分类器件的分类按结构特点按结构特点n基于与或阵列结构的器件阵列型基于与或阵列结构的器件阵列型PR

11、OM，EEPROM，PAL，GAL，CPLDCPLD的代表芯片如：的代表芯片如：Altera的的MAX系列系列n基于门阵列结构的器件单元型基于门阵列结构的器件单元型FPGA17PLD器件的分类按编程工艺器件的分类按编程工艺n熔丝或反熔丝编程器件熔丝或反熔丝编程器件Actel的的FPGA器件器件体积小，集成度高，速度高，易加密，抗干扰，耐高温体积小，集成度高，速度高，易加密，抗干扰，耐高温只能一次编程，在设计初期阶段不灵活只能一次编程，在设计初期阶段不灵活nSRAM大多数公司的大多数公司的FPGA器件器件可反复编程，实现系统功能的动态重构可反复编程，实现系统功能的动态重构每次上电需重新下载，实际

12、应用时需外挂每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序用于保存程序nEEPROM大多数大多数CPLD器件器件可反复编程可反复编程不用每次上电重新下载，但相对速度慢，功耗较大不用每次上电重新下载，但相对速度慢，功耗较大18n任何组合电路都可表示为其所有输入信号的任何组合电路都可表示为其所有输入信号的最小最小 项的和项的和或者最大项的积的形式。或者最大项的积的形式。n时序电路包含可记忆器件（触发器），其反馈信时序电路包含可记忆器件（触发器），其反馈信号和输入信号通过逻辑关系再决定输出信号。号和输入信号通过逻辑关系再决定输出信号。与门与门阵列阵列或门或门阵列阵列乘积项乘积项和项和项

13、PLD主体主体输入输入电路电路输入信号输入信号互补互补输入输入输出输出电路电路输出函数输出函数反馈输入信号反馈输入信号输出既可以是低电平有效，输出既可以是低电平有效，又可以是高电平有效。又可以是高电平有效。 可由或阵列直接输出，可由或阵列直接输出，构成组合电路输出；构成组合电路输出； 通过寄存器输出，通过寄存器输出，构成时序方式输出。构成时序方式输出。可直接可直接输出输出也可反馈到输入也可反馈到输入PLD的基本结构的基本结构19 (a) PLD输入缓冲器;(b) 与门;(c) 与门在PLD中的表示方法； (d) 或门 (e) 或门在PLD中的表示方法； (f) 四个乘积项的或门固 定 连 接可

14、 编 程 连 接不 连 接&AAAABCDFABCDF ABC1AF1BF2A B C DF A BP1P2P3P4F(a)(b)(c)( d )(e)( f )PLD采用的逻辑符号20PROM结构结构n与阵列为全译码阵与阵列为全译码阵列，器件的规模将列，器件的规模将随着输入信号数量随着输入信号数量n的增加成的增加成2n指数级指数级增长。因此增长。因此PROM一般只用于数据存一般只用于数据存储器，不适于实现储器，不适于实现逻辑函数。逻辑函数。nEPROM和和EEPROM地址输入数据输出地址译码器21用用PROM实现组合逻辑电路功能实现组合逻辑电路功能实现的函数为：实现的函数为：BABA

15、F1BABAF2BAF3固定连接点固定连接点（与）（与）编程连接点编程连接点（或）（或）22PLA结构结构nPLA的内部结构在的内部结构在简单简单PLD中有最高中有最高的灵活性，两个阵的灵活性，两个阵列列均可编程均可编程。23PAL结构结构n与阵列可编程使输与阵列可编程使输入项增多，或阵列入项增多，或阵列固定使器件简化。固定使器件简化。n或阵列固定明显影或阵列固定明显影响了器件编程的灵响了器件编程的灵活性活性24BnAn“或”阵列（固定）SnCn+1“与”阵列(可编程)CnnnnnnnnnnnnnnnnnnnnnCBCABACCBACBACBACBAS1AnBnCnAnBnCnAnBnCnAn

16、BnCnAnBnAnCnBnCn用用PAL实现全加器实现全加器25GAL结构结构nGAL器件与器件与PAL器件的区别在于器件的区别在于用可编程的输出用可编程的输出逻辑宏单元逻辑宏单元（OLMC）代替代替固定的或阵列。固定的或阵列。可以实现可以实现时序电时序电路路。时钟输入时钟输入OLMC可编程可编程与阵列与阵列26GAL器件的器件的OLMCOutput Logic Macro Celln每个每个OLMC包含：包含：或门或门异或门：控制输异或门：控制输出信号的出信号的极性极性D触发器：适合触发器：适合设计设计时序电路时序电路4个多路选择器个多路选择器输出三态缓冲选择反馈信号选择第一乘积项选择输出

17、锁存选择27CPLD内部结构（内部结构（Altera的的MAX7000S系列）系列）逻辑阵列模块I/O单元连线资源 每个逻辑阵列模块（每个逻辑阵列模块（LAB）中包含多个）中包含多个宏单元宏单元，每个宏单元含，每个宏单元含有一个有一个可编程的与阵列可编程的与阵列和和固定的或阵列固定的或阵列及及可配置的寄存器可配置的寄存器等。等。28宏单元内部结构宏单元内部结构乘积项逻辑阵列乘积项选择矩阵可编程触发器293031可编程连线阵列可编程连线阵列n在各个逻辑宏单元之间以及逻辑宏单元在各个逻辑宏单元之间以及逻辑宏单元与与I/O单元之间提供信号连接的网络单元之间提供信号连接的网络nCPLD中一般采用固定长

18、度的线段来进行中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，连接，因此信号传输的延时是固定的，使得时间性能容易预测。使得时间性能容易预测。3233FPGA结构原理图结构原理图n内部结构称为内部结构称为LCA（Logic Cell Array）由三个部分组成：由三个部分组成：n可编程逻辑块可编程逻辑块（CLB）n可编程输入输出模可编程输入输出模块（块（IOB）n可编程内部连线可编程内部连线（PIC）IOBCLB包含多个逻辑单元PIC34altera FLEX/ACEX 芯片的内部结构芯片的内部结构 35LE内部结构内部结构3637查找表的基本原理查找表的基本原理实际逻辑电路实际

19、逻辑电路LUT的实现方式的实现方式 a,b,c,d 输入输入逻辑输出逻辑输出地址地址RAM中中存储的内容存储的内容00000000000001000010.0.01111111111N个输入的逻辑函数需要个输入的逻辑函数需要2的的N次方的容量的次方的容量的SRAM来实现，来实现，一般多个输入的查找表采用多个逻辑块一般多个输入的查找表采用多个逻辑块级连级连的方式的方式38查找表的基本原理查找表的基本原理N个输入的逻辑函数需要个输入的逻辑函数需要2的的N次方次方的容量的的容量的SRAM来实来实现，一般多于输入的查找表采用多个逻辑块现，一般多于输入的查找表采用多个逻辑块级连级连的方式的方式39FPG

20、A中的嵌入式阵列（中的嵌入式阵列（EAB）n可灵活配置的可灵活配置的RAM块块n用途用途实现比较复杂的函数的查找表，如正弦、余实现比较复杂的函数的查找表，如正弦、余弦等。弦等。可实现多种存储器功能，如可实现多种存储器功能，如RAM，ROM，双口双口RAM，FIFO，Stack等等灵活配置方法：灵活配置方法：2568，也可配成，也可配成512440器件器件EP5EP8EP20EP35EP50EP70逻辑单元逻辑单元4608825618752332163052868416M4K RAM块块（4KB512校验比特）校验比特）263652105129250总比特数总比特数119808165888239

21、6164838405944321152000嵌入嵌入1818位乘法器位乘法器1318263586150PLLs224444最多用户管最多用户管I/O脚脚142182315475450622差分通道差分通道5575125200192275Cyclone 系列器件特性参数 Cyclone是Altera公司在第一代Cyclone系列的基础上开发的一款低成本、高性价比的FPGA。采用了全铜层90nm低k绝缘工艺，1.2VSRAM工艺设计，在300nm园晶片上生产。提供了460868416个逻辑单元（LE），并具有一整套最佳的功能，包括1818位乘法器、专用外部存储接口电路、4K位嵌入式存储块、锁相环（

22、PLL）和高速差分I/O等功能。41封装尺寸/nmnmEP5EP8EP20EP35EP50EP70144-pin TQFP/16168985208-pin PQFP/30.630.6142138256-pin FineLine BGA/1717182152484-pin FineLine BGA/2323315322294672-pin FineLine BGA/2727475450422896-pin FineLine BGA/3131622表2.4 Cyclone器件封装和最多用户I/O管脚数配置器件支持Cyclone器件EP5EP8EP20EP35EP50EP70EPCS1是EPCS4是

23、是是EPCS16是是是是是是EPCS64是是是是是是表2.5 Cyclone FPGA的专用配置器件42CPLD与与FPGA的区别的区别CPLDFPGA内部结构内部结构基于乘积项基于乘积项基于查找表（基于查找表（LUT）程序存储程序存储内部内部EEPROMSRAM，外挂，外挂EEPROM资源类型资源类型组合电路资源丰富组合电路资源丰富触发器资源丰富触发器资源丰富集成度集成度低低高高使用场合使用场合完成控制逻辑完成控制逻辑能完成比较复杂的算法能完成比较复杂的算法速度速度慢慢快快其他资源其他资源EAB，锁相环，锁相环保密性保密性可加密可加密一般不能保密一般不能保密43FPGA与与CPLD的区别（一

24、）的区别（一）nFPGA采用采用SRAM进行功能配置，可重复编程，进行功能配置，可重复编程，但系统掉电后，但系统掉电后，SRAM中的数据丢失。因此，中的数据丢失。因此，需在需在FPGA外加外加EPROM，将配置数据写入其中，将配置数据写入其中，系统每次上电自动将数据引入系统每次上电自动将数据引入SRAM中。中。CPLD器件一般采用器件一般采用EEPROM存储技术，可重复编程，存储技术，可重复编程，并且系统掉电后，并且系统掉电后，EEPROM中的数据不会丢失，中的数据不会丢失，适于数据的保密。适于数据的保密。易失性与非易失性易失性与非易失性44FPGA与与CPLD的区别（二）的区别（二）nFPG

25、A器件含有丰富的器件含有丰富的触发器资源触发器资源，易于，易于实现实现时序逻辑时序逻辑，如果要求实现较复杂的，如果要求实现较复杂的组合电路则需要几个组合电路则需要几个CLB结合起来实现。结合起来实现。CPLD的的与或阵列结构与或阵列结构，使其适于实现大，使其适于实现大规模的规模的组合功能组合功能，但触发器资源相对较，但触发器资源相对较少。少。45FPGA与与CPLD的区别（三）的区别（三）nFPGA为细粒度结构，为细粒度结构，CPLD为粗粒度结为粗粒度结构。构。FPGA内部有丰富连线资源，内部有丰富连线资源，CLB分分块较小，芯片的利用率较高。块较小，芯片的利用率较高。CPLD的宏的宏单元的与

26、或阵列较大，通常不能完全被应单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布连接，其容量有限，限制了器件的灵活布线，因此线，因此CPLD利用率较利用率较FPGA器件低。器件低。46FPGA与与CPLD的区别（四）的区别（四）nFPGA为非连续式布线，为非连续式布线，CPLD为连续式布线。为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，器件在每次编程时实现的逻辑功能一样，但但走的路线不同走的路线不同，因此，因此延时不易控制延时不易控制，要求开，要求开发软件允许工程师对关键的路线给予限制。发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，每次布线路径一样，CPLD的连续式互的连续式互连结构利用具有同样长度的一些金属线实现逻连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。辑单元之间的互连。连续式互连结构连续式互连结构消除了分消除了分段式互连结构在定时上的差异，并在逻辑单元段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。之间提供快速且具有固定延时的通路。CPLD的延时较小。的延时较小。47大规模可编程逻辑器件的编程和配置工艺：大规模可编程逻辑器件的编程和配置工艺：这