7.3 单总线MIPS CPU现代时序硬布线控制器原理教学课件

1、单总线CPU 现代时序控制器谭志虎1单总线结构CPU指令周期（控制流）取指令周期计算周期节拍控制信号(4 cycles)T1PCout, ARin, XinT2+4T3Zout, PCin, DREin, Read T4DRout, IRin节拍lw (5 cycles)sw (5 cycles)beq (5 cycles)add (3 cycles)addi (3 cycles)T5Rout, XinRout, XinRout, XinT6IR(I)out,ADDIR(I)out, ADDRout, Rs/Rt, SUB, PSWinT7Zout, ARinZout, ARinPCout,

2、XinRout, XinRout , XinT8DREin, Read Rout, Rs/Rt, DRinIR(A)out, ADDRs/Rt, Rout, ADD IR(I)out , ADD T9DRout, RinDREout, WriteZout，Cin=PSW.equalZout, Rin, RegDstZout , Rin , RegDst执行周期n 传统三级时序u机器周期同步，慢、设计简单 n 现代时序u时钟周期同步，快，设计复杂S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S16S17S18S19S20S21S22S23S24不同状态对应不同指令阶

3、段不同状态对应不同指令阶段2指令执行状态转换图 状态转换表现态lwswbeqaddaddiequal次态S0S0 x xx xx xx xx xS1S1S1S1x xx xx xx xx xS2S2S2S2x xx xx xx xx xS3S3S3S31 1S4S4S3S31 1S9S9S3S31 1S14S14S3S31 1S19S19S3S31 1S22S223有限状态机FSM 状态转换表现态lwlwswswbeqbeqaddaddaddiaddiEqualEqual次态S0S0 x xx xx xx xx xx xS1S1S1S1x xx xx xx xx xx xS2S2S2S2x x

4、x xx xx xx xx xS3S3S3S31 1S4S4S3S31 1S9S9S3S31 1S14S14S3S31 1S19S19S3S31 1S22S22S4S4x xx xx xx xx xx xS5S5S5S5x xx xx xx xx xx xS6S6S6S6x xx xx xx xx xx xS7S7S7S7x xx xx xx xx xx xS8S8S8S8x xx xx xx xx xx xS0S0S15S151 1S16S16S15S150 0S0S0S16S16S17S17取指令周期状态lwbeq4现代时序系统硬布线控制器指指令令寄寄存存器器IR反馈信号I1ImB1BjI

5、D状态寄存器状态寄存器微操作控制信号序列C1Cn硬布线硬布线控制器控制器组合逻辑组合逻辑现态FSMFSM状态机状态机组合逻辑组合逻辑次态时钟CLK现态次态指令指令译码译码操作控制信号仅与状态寄存器现态有关5现代时序硬布线控制器设计步骤1. 列出所有指令的指令周期流程图，明确各节拍控制信号2. 绘制指令执行状态转换图3. 构建状态转换表4. 实现有限状态机组合逻辑5. 实现控制器组合逻辑电路6传统三级时序与现代时序对比时序发生器时序发生器微操作控制信号序列指指令令寄寄存存器器IR反馈信号M1MiT1TkI1ImC1CnB1Bj启动ID硬布线控制器硬布线控制器组合逻辑线路组合逻辑线路时钟CLK停止指令指令译码译码指指令令寄寄存存器器IR反馈信号I1Im微操作控制信号序列C1CnB1BjID状态寄存器状态寄存器硬布线硬布线控制器控制器组合逻辑组合逻辑现态现态FSMFSM状态机状态机组合逻辑组合逻辑次态