计算机组成原理组成样卷B卷答案

1、精选优质文档-倾情为你奉上组成样卷B卷_答案 杭州电子科技大学学生考试卷（B）卷答案一单项选择题（20分，每题1分）1D              2.      C                3.     

2、; C                4.      D                5.      C6.  D      &

3、#160;         7.      A                8.      D              

4、60; 9.      B                10.    D11.B                12.    D     

5、           13.    A                14.    B                15. &#

6、160;  C16.C                17.    B                18.    A         &#

7、160;      19.    A                20.    D二填空题（15分，每空1分）1   控制器中有若干个专用寄存器，_IR _寄存器用来存放指令，   PC  用来指出指令地址。微程序控制器中微程序存放于   控存（CM）  。

8、2   半导体RAM通常分为SRAM和DRAM，主要区别在于：前者是用  双稳态触发器                   来存储信息的，而后者是用   极间电容   来存储信息的，前者与后者相比，速度快，价格高。3   从  主存      取出一条指令并执行完这条指

9、令的时间，称为指令周期。指令系统是指            一台计算机中所有机器指令的集合      。4   在微程序控制器中，指令译码器的作用是 产生指令的微程序入口地址       。5   控制器由专用寄存器、指令译码器、  时序系统     、  操作控制器  

10、;     构成，控制器的功能是  取指令    、  分析指令    、    执行指令   、处理特殊请求和异常情况。6   微指令的格式可以分为  水平型   微指令和  垂直型   微指令，前者并行处理能力强，但微指令字长   长   。三计算题（18分）1   （18分）设浮点数

11、的格式为：阶码5位，包含一位符号位，尾数4位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：阶符（1位）阶码（4位）数符（1位）尾数（4位）则按上述浮点数的格式：  （2分）若数Z的浮点数的16进制形式为0ABH，求Z的十进制的真值。Z浮0，0101  0.1011  Z0.1011×2510110   Z22  （4分）若（X）10 =15/32，（Y）10= -1.25，则求X和Y的规格化浮点数表示形式。X0.01111    X0.1111×21  &#

12、160; 【X】浮1,1111  0.1111Y1.01    Y0.1010×21    【Y】浮0,0001  1.0110  （5分）求（要求用补码计算，列出计算步骤）。      （7分）求 X*Y（要求阶码用补码计算，尾数用补码BOOTH算法计算，列出计算过程和算式）。 四综合设计题（47分）1   （20分）某机字长8 位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU 的控制信号线有：MR

13、EQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：（1）         （2分）若该机主存采用16K×1位的DRAM芯片（内部为128×128阵列）构成最大主存空间，则共需  32       个芯片。若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为  1/64      ms。 （2） 

14、0;       （4分）若为该机配备1K×8位的Cache，每字块4字节，采用4路组相联映象，则主存地址中字段块内地址   2  位，字段Cache组地址    6    位，字段高位标记  8   位。若主存地址为1234H，则该地址映象到的Cache的第   12H     组。（3）     

15、;    （4分）若CPU执行一段时间时，Cache完成存取的次数为2400次，主存完成的存取次数为100次，已知cache的存储周期为20ns，主存的存储周期为100ns。则Cache/主存系统的平均访问时间为 23.2 或  24 ns，Cache/主存系统的效率为 86.2%或83.3% 。（4）         （10分）若用若干个8K×4位的SRAM芯片形成24K×8位的RAM存储区域，起始地址为2000H，假设SRAM芯片有CS#（片选，低电平

16、有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM的地址范围，并画出SRAM与CPU的连接图（请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接）。 2   （27分）设某8位计算机指令格式如下：OP（4位）SR（2位）DR（2位）A DDR/ DATA / DISP注意：除了HALT指令为单字指令外，其他指令均为双字指令；其中， SR为源寄存器号， DR为目的寄存器号，指令第二字为地址、数据或偏移量。模型机结构如图1：（1）（9分）下面是该模型机的指令系统的一部分：指令助记符功能OPMOV1 DR,DATADATADR 0000

17、MOV2 ADDR,SRSRADDR0001ADD  DR,ADDR（DR）（ADDR）DR1000SUB     DR,SI+ADDR（DR）（SI）+ADDR）DR1001JMP      DISP（PC）DISPPC1100HALT停机1111 内存地址的部分单元内容如下：单元地址内容单元地址内容单元地址内容10H80H20H01H24H91H11H90H21H23H25H01H12H10H22H81H26HF0H13H11H23H12H27H20H若（PC）20H，变址寄存器（SI）10H，则此时

18、启动程序执行，问执行了几条指令程序停止？写出每条指令的助记符、寻址方式、EA、操作数和执行结果。单元地址指令码助记符寻址方式EA操作数执行结果20H01HMOV1 R1,23H立即数23H（R1）23H21H23H22H81HADD R1, 12H间接寻址（12H）10H（10H）80H（R1）23H80H0A3H23H12H24H91HSUB R1, SI+01H变址寻址（SI）+01H11H（11H）90H（R1）0A3H90H13H25H01H26HF0HHALT （2）（6分）该微程序控制器有30种微操作命令，采用直接控制法，有4个转移控制状态，采用译码形式编码，微指令格式中的下址字段7位，微指令格式如下，则操作控制字段和判别测试字段各有几位？控存的容量为多少（字数×字长）？    控制字段判别测试字段下址字段                  30位