第六章 时序逻辑电路--寄存器

1、图图 74LS75的逻辑图的逻辑图返回返回图图 74LS175的逻辑图的逻辑图返回返回由维持由维持-阻塞阻塞 D-FF构成构成图图 用用D触发器构成的移位寄存器触发器构成的移位寄存器返回返回图图 用用JK触发器构成的移位寄存器触发器构成的移位寄存器返回返回图图 4位双向位双向移位寄存器移位寄存器74LS194A的逻辑图的逻辑图返回返回74LS194A的工作模式的工作模式常用集成移位寄存器常用集成移位寄存器n74LS194 /74LA194A 双向四位移位寄存器双向四位移位寄存器nCC40194 CMOS双向四位移位寄存器双向四位移位寄存器n74HC194 CMOS双向四位移位寄存器双向四位移位

2、寄存器n74LS164 八位移位寄存器八位移位寄存器n74LS198 八位双向移位寄存器八位双向移位寄存器图图 用两片用两片74LS194接成接成8位位双向双向移位寄存器移位寄存器返回返回返回返回1按计数进制分 二进制计数器：按二进制数运算规律进行计数的电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器之外的其它进制计数器统称为任意进制计数器。计数器：用以统计输入时钟脉冲CP个数的电路。一.计数器的分类： 6.4 计数器2按数字的变化规律 加法计数器：随着计数脉冲的输入作递增计数的电路称作加法计数器。 减法计数器

3、：随着计数脉冲的输入作递减计数的电路称作减法计数器。 加/减计数器：在加/减控制信号作用下，可递增计数，也可递减计数的电路，称作加/减计数器，又称可逆计数器。 也有特殊情况，不作加/减，其状态可在外触发控制下循环进行特殊跳转，状态转换图中构成封闭的计数环。 6.4 计数器3按计数器中触发器翻转是否同步分 异步计数器：计数脉冲只加到部分触发器的时钟脉冲输入端上，而其它触发器的触发信号则由电路内部提供，应翻转的触发器状态更新有先有后的计数器，称作异步计数器。同步计数器：计数脉冲同时加到所有触发器的时钟信号输入端，使应翻转的触发器同时翻转的计数器，称作同步计数器。 6.4 计数器用用T 触发器构成的

4、同步二进制加法计数器触发器构成的同步二进制加法计数器二、同步计数器同步二进制计数器同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：10021TQQQTiii.4位同步二进制加法计数器的状态转换表位同步二进制加法计数器的状态转换表4位同步二进制加法计数器的状态转换图和时序图位同步二进制加法计数器的状态转换图和时序图实例：实例：4位位同步同步二进制计数器二进制计数器74161的逻辑图的逻辑图返回返回74161/74LS161的功能表的功能表ETEPDLRC

5、LKD同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：10021TQQQTiii.单时钟单时钟同步十六进制加同步十六进制加/减计数器减计数器74LS191异步置数！异步置数！a.单时钟方式加/减脉冲用同一输入端，由加/减控制线的高低电平决定加/减器件实例：74LS191（用T触发器）DUDLSCLKI同步十六进制加同步十六进制加/减计数器减计数器74LS191的时序图的时序图DUDLSCLKI双时钟双时钟同步十六进制加同步十六进制加/减计数器减计数器7

6、4LS193b.双时钟方式器件实例：74LS193（采用T触发器，即T=1）2. 同步十进制计数器加法计数器基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。10T3001QQQT212QQT 030120123QQQQQQQQT同步十进制加法计数器电路同步十进制加法计数器电路同步十进制加法计数器同步十进制加法计数器电路的状态转换图电路的状态转换图返回返回 同步十进制同步十进制加法计数器加法计数器74160的逻辑图的逻辑图返回返回74LS160的功能表的功能表ETEPDLRCLKD74LS160与与74LS161n74LS160是同步十进制加法计数器

7、是同步十进制加法计数器n74LS161是同步十六进制加法计数器是同步十六进制加法计数器n74LS160 与与74LS161的引脚排列相同的引脚排列相同n74LS160 与与74LS161都采用同步置数、异步都采用同步置数、异步清零方式清零方式n74LS160在计数到在计数到1001时输出一个进位脉冲时输出一个进位脉冲n74LS161在计数到在计数到1111时输出一个进位脉冲时输出一个进位脉冲同步十进制减法计数器电路同步十进制减法计数器电路十进制可逆计数器基本原理一致，电路只用到00001001的十个状态实例器件单时钟：74190,168双时钟：74192状态转换图状态转换图单时钟单时钟同步十进

8、制同步十进制可逆计数器可逆计数器74LS190的逻辑图的逻辑图返回返回三、异步计数器1. 异步二进制加法计数器异步二进制加法计数器在末位+1时，从低位到高位逐位进位方式工作。原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转异步二进制减法计数器在末位-1时，从低位到高位逐位借位方式工作。原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转2、异步十进制加法计数器原理：在4位二进制异步加法计数器上修改而成，要跳过1010 1111这六个状态1 2 3 4 5 6 7 8 9 10J=0J=1J=0J=K=1J=1J=0器件实例：二五器件实例：二五十进制十进制异步计数器异步计数器74

9、LS290的逻辑图的逻辑图R01= R02=1 S91S92 = 0 ， Q3Q2Q1Q0=0000，清零，清零S91=S92=1 R01R02 = 0 ，Q3Q2Q1Q0=1001，置数，置数S91S92=0、 R01R02 = 0 ，计数，计数74LS290功能表功能表CP下降沿下降沿有效有效 CP1-Q3Q2Q1 5进制基本工作方式 （1）二进制计数：将计数脉冲由CP0输入，由Q0输出二进制计数器 计数顺序计数器状态CP0Q0001120基本工作方式 （2）五进制计数：将计数脉冲由CP1输入，由Q3 、Q2、 Q1 输出五进制计数器 计数顺序计数器状态CP1Q3 Q2 Q1 00 0 0

10、10 0 120 1 030 1 141 0 050 0 0基本工作方式 （3） 8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入 8421BCD码十进制计数器 计数计 数 器 状 态顺序Q3 Q2 Q1 Q000 0 0 010 0 0 120 0 1 030 0 1 140 1 0 050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1100 0 0 0二进制五进制基本工作方式 （4） 5421BCD码十进制计数：把CP0和Q3相连，计数脉冲由CP1输入 5421BCD码十进制计数器 计数计 数 器 状 态顺序Q0 Q3 Q2 Q100

11、0 0 010 0 0 120 0 1 030 0 1 140 1 0 051 0 0 061 0 0 171 0 1 081 0 1 191 1 0 0100 0 0 0五进制二进制四、移位寄存器型计数器1. 环形计数器能自启动的环形计数器电路能自启动的环形计数器电路特点：电路简单特点：电路简单 电路状态利用率低电路状态利用率低电路的状态转换图电路的状态转换图2. 扭环形计数器6.5、时序逻辑电路设计、时序逻辑电路设计一、时序逻辑电路设计的一般方法一、时序逻辑电路设计的一般方法 用小规模标准逻辑电路（用小规模标准逻辑电路（SSI）设计）设计 门电路门电路+触发器触发器 用中规模标准逻辑电路（

12、用中规模标准逻辑电路（MSI）模块设计）模块设计 译码器、数据选择器、计数器、移位寄存器等译码器、数据选择器、计数器、移位寄存器等 采用软件编程采用软件编程ROM 采用可编程逻辑器件采用可编程逻辑器件PLD PAL、GAL、CPLD、FPGA二、用二、用SSI设计时序逻辑电路的一般步骤设计时序逻辑电路的一般步骤1 、根据要求进行逻辑抽象，画出原始状态、根据要求进行逻辑抽象，画出原始状态转换图，要求：转换图，要求： 确定输入变量、输出变量以及它们的个数、确确定输入变量、输出变量以及它们的个数、确定输入变量、输出变量的含义定输入变量、输出变量的含义 确定状态数目，给出状态编号确定状态数目，给出状态

13、编号 根据状态转换之间的关系及顺序，画出原始状根据状态转换之间的关系及顺序，画出原始状态转换图态转换图2 、状态化简、状态化简 去除去除等价状态（输入输出相同，次态也相同）等价状态（输入输出相同，次态也相同）3 、状态分配、状态分配 确定触发器的个数，状态编码确定触发器的个数，状态编码4 、触发器类型选择、触发器类型选择 选择触发器类型，求出输出方程、状态方程，由选择选择触发器类型，求出输出方程、状态方程，由选择的触发器类型写出驱动方程的触发器类型写出驱动方程5 、作图、作图 按照输出方程、驱动方程画出电路图按照输出方程、驱动方程画出电路图6 、检查自启动、检查自启动7 、安装、调试、安装、调试二、用二、用SSI设计时序逻辑电路的一般步骤设计时序逻辑电路的一般步骤图图5. 3.36 图图5.3.34电路的改进电路的改进返回返回图图5. 3.41 例例5.3.4电路的整体电路的整体置零置零方式方式返回返回M29图图5. 3.42 例例5.3.4电路的整体电路的整体置数置数方式方式返回返回M29图图5. 3.56 用计数器和数据选