微机原理与接口

1、1第第2 2章章微处理器与总线2主要内容：n微处理器的一般构成及工作原理；微处理器的一般构成及工作原理；n80888088微处理器的特点、引脚及结构；微处理器的特点、引脚及结构；n总线的一般概念；总线的一般概念；n* *8038680386微处理器的特点及结构；微处理器的特点及结构；n* *Pentium 4Pentium 4微处理器中的新技术微处理器中的新技术。32.12.1 微处理器概述4了解：n微处理器的功能；微处理器的功能；n微处理器的基本组成；微处理器的基本组成；n微处理器的性能指标。微处理器的性能指标。5微处理器的功能n是计算机系统的核心是计算机系统的核心n实现与存储器和接口的信息

2、通信实现与存储器和接口的信息通信n根据指令实现各种相应的运算根据指令实现各种相应的运算n实现数据的暂存实现数据的暂存n .6微处理器的一般构成n运算器运算器n控制器控制器n内部寄存器组内部寄存器组7微处理器的性能指标n字长字长 CPU能同时处理的二进制数据位数能同时处理的二进制数据位数, ,也称为数据也称为数据宽度。宽度。n主频主频 CPU的时钟频率。的时钟频率。82.2 80882.2 8088/8086/8086微处理器9主要内容：n8088/8086CPU的特点的特点n8088CPU的内部结构和特点；的内部结构和特点；n8088CPU外部引脚及功能；外部引脚及功能；n8088CPU内部寄

3、存器；内部寄存器；n8088CPU的工作时序。的工作时序。108088/8086CPU的编程结构n编程结构：就是指从程序员和使用者的角度看编程结构：就是指从程序员和使用者的角度看到的结构，这种结构与到的结构，这种结构与CPU的内部物理结构和的内部物理结构和实际布局是有区别的。实际布局是有区别的。118088/8086CPU的内部结构n8088/8086内部由两部分组成：内部由两部分组成： 总线接口单元（总线接口单元（BIU） 执行单元（执行单元（EU） 1212AXBXCXDX1314总线接口单元包括 4个段地址寄存器（个段地址寄存器（CS、DS、ES、SS） 16位的指令指针寄存器位的指令指

4、针寄存器IP 20位的地址加法器位的地址加法器 4字节的指令队列缓冲器字节的指令队列缓冲器15总线接口单元功能：功能：n从内存中取指令到指令预取队列从内存中取指令到指令预取队列n负责与内存或输入负责与内存或输入/输出接口之间的数据传送输出接口之间的数据传送16执行单元包括 运算器（运算器（ALU） 8个通用寄存器个通用寄存器 1个标志寄存器个标志寄存器 EU控制电路控制电路教材第教材第43页页图图2-6图图17执行单元n功能功能n指令译码指令译码n指令执行指令执行n暂存中间运算结果暂存中间运算结果n保存运算结果特征保存运算结果特征指令的执行指令的执行在标志寄存器在标志寄存器FLAGS中中在在A

5、LU中完成中完成在通用寄存器中在通用寄存器中在在EU控制部件中完成控制部件中完成188088/8086CPU的特点n了解：了解：n程序与程序与指令指令n指令执行的一般过程指令执行的一般过程n指令的串行执行与并行流水线执行指令的串行执行与并行流水线执行n8088/8086CPU的主要特点的主要特点191. 程序和指令n程序：程序：n具有一定功能的指令的有序集合具有一定功能的指令的有序集合n指令：指令：n由人向计算机发出的、能够为计算机所识别的命令。由人向计算机发出的、能够为计算机所识别的命令。202. 指令执行的一般过程 取指令取指令 指令译码指令译码 读取操作数读取操作数 执行指令执行指令 存

6、放结果存放结果取指令取指令指令译码指令译码执行指令执行指令213. 串行和并行方式的指令流水线n串行工作方式：串行工作方式： 控制器和运算器交替工作，按顺序完成控制器和运算器交替工作，按顺序完成 上述指令执行过程。上述指令执行过程。n并行工作方式：并行工作方式： 运算器和控制器可同时工作。运算器和控制器可同时工作。22串行工作方式n8088088/80868/8086以前的以前的CPUCPU采用串行工作方式：采用串行工作方式：取指令取指令1执行执行指令指令1分析分析指令指令1CPUBUS忙碌忙碌忙碌忙碌取指令取指令2执行执行指令指令2分析分析指令指令2空闲空闲空闲空闲空闲空闲空闲空闲t23并行

7、工作方式n8088/8086CPU采用并行工作方式采用并行工作方式取指令取指令1BIU取指令取指令2取指令取指令3取指令取指令4取指令取指令5分析分析指令指令1EU（指令译码）（指令译码）分析分析指令指令2分析分析指令指令3分析分析指令指令4EU（ALU）执行执行指令指令1执行执行指令指令2执行执行指令指令3BUS忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌t24结论n指令预取队列的存在使指令预取队列的存在使EU和和BIU两个两个部分可同时进行工作，从而部分可同时进行工作，从而n提高了提高了CPU的效率；的效率；n降低了对存储器存取速度的要求降低了对存储器存取速度的要求258088/8086CPU

8、的内部寄存器n含含14个个16位寄存器，按功能可分为三类位寄存器，按功能可分为三类 8个通用寄存器个通用寄存器 4个段寄存器个段寄存器 2个控制寄存器个控制寄存器26通用寄存器 数据寄存器（数据寄存器（AX，BX，CX，DX） 地址指针寄存器（地址指针寄存器（SP，BP） 变址寄存器（变址寄存器（SI，DI）27数据寄存器n8086含含4个个16位数据寄存器，它位数据寄存器，它们又可分为们又可分为8个个8位寄存器，即：位寄存器，即：nAXnBXnCXnDXAH，ALCH，CLBH，BLDH，DL28地址指针寄存器nSP：堆栈指针寄存器，其内容为栈顶的：堆栈指针寄存器，其内容为栈顶的 偏移地址；

9、偏移地址；nBP：基址指针寄存器，常用于在访问内基址指针寄存器，常用于在访问内 存时存放内存单元的存时存放内存单元的偏移地址。偏移地址。29变址寄存器nSI：源变址寄存器源变址寄存器nDI：目标变址寄存器目标变址寄存器30控制寄存器nIP：指令指针寄存器，用以存放预取指令的偏移地指令指针寄存器，用以存放预取指令的偏移地址址nFLAGS：标志寄存器，存放运算结果的特征标志寄存器，存放运算结果的特征 6个状态标志位（个状态标志位（CF，SF，AF，PF，OF，ZF） 3个控制标志位（个控制标志位（IF，TF，DF）31 标志寄存器标志寄存器共有共有16位，其中位，其中7位未用，所用的各位位未用，所

10、用的各位含义如图：含义如图： OFDFIFTFSFZFAFPFCF15 14 13 12 11 10987654321032状态标志：状态标志： SF、ZF、PF、CF、AF和和OF 共共6个个 符号标志符号标志 SF(sign flag ) 零标志零标志 ZF(zero flag) 奇偶标志奇偶标志 PF(parity flag) 进位标志进位标志 CF(carry flag) 辅助进位标志辅助进位标志 AF(auxiliary carry flag) 溢出标志溢出标志 OF(overflow flag) 33分析： 将数据 0010 0011 0100 0101和0011 0010 000

11、1 1001相加，根据结果分析各标志。0010 0011 0100 01010011 0010 0001 1001+0111101010100101SF=0ZF=0PF=0CF=0AF=0OF=034控制标志控制标志有有3个，即个，即 方向标志方向标志 DF(direction flag) 中断允许标志中断允许标志 IF(interrupt enable flag) 跟踪标志跟踪标志 TF(trap flag)又称为单步标志又称为单步标志 358088/8086CPU的存储器组织n8086/8088有有20条地址线，具有条地址线，具有220=1MB的存储器的存储器地址空间地址空间n每个内存单元

12、都有一个唯一的每个内存单元都有一个唯一的20位地址，称为内存单位地址，称为内存单元的物理地址元的物理地址n8086/8088内部寄存器都是内部寄存器都是16位的，不能用寄存器位的，不能用寄存器直接对直接对1MB的内存空间寻址，为此引入了分段的概念的内存空间寻址，为此引入了分段的概念n每个段最长每个段最长64KB，规定段首单元的物理地址必须能被，规定段首单元的物理地址必须能被16整除整除360 0 0 0段基地址（段基地址（16位）位）段首地址段首地址 1904 3段首的偏移地址：段首的偏移地址：0000H8086/8088CPU用段基地址加段内偏移地址来访问用段基地址加段内偏移地址来访问物理存

13、储器，段基地址和段内偏移地址称为逻辑地址物理存储器，段基地址和段内偏移地址称为逻辑地址37例：n段基地址段基地址 =6000Hn段首地址段首地址n偏移地址偏移地址n物理地址物理地址数数据据段段60009H00H12H60000H0009H38n物理地址由段基地址和物理地址由段基地址和偏移地址组成偏移地址组成物理地址物理地址=段基地址段基地址16+偏移地址偏移地址0 0 0 0段首地址段首地址 1904 偏移地址偏移地址+物物理理地地址址39段寄存器 用于存放相应逻辑段的段基地址用于存放相应逻辑段的段基地址 CS：代码段寄存器。代码段存放指令代码代码段寄存器。代码段存放指令代码 DS：数据段寄存

14、器数据段寄存器 ES：附加段寄存器附加段寄存器 SS：堆栈段寄存器：指示堆栈区域的位置堆栈段寄存器：指示堆栈区域的位置存放操作数存放操作数408088088/80868/8086的存储器编址的存储器编址1. 8088/8086的存储器编址 有效地址有效地址（IP/SP/BPBX/SI/DI)CS/DSSS/ES41CS、DS、SS和其他寄存器组合指向存储单元和其他寄存器组合指向存储单元的示意图的示意图 ：42例：n已知已知 CS=1055H， DS=250AH ES=2EF0H SS=8FF0H 某操作数偏移地址某操作数偏移地址=0204H，n画出各段在内存中的分布、段首地址及操作数画出各段在

15、内存中的分布、段首地址及操作数的物理地址。的物理地址。43例题解答n设操作数在数据段，则操设操作数在数据段，则操作数的物理地址为：作数的物理地址为：n250AH 16+0204H = 252A4H10550H250A0H2EF00H8FF00HCSDSESSS CS=1055H， DS=250AHES=2EF0H， SS=8FF0H44堆栈及堆栈段的使用n堆栈：内存中一个特殊区域，用于存放暂时堆栈：内存中一个特殊区域，用于存放暂时不用或需要保护的数据。不用或需要保护的数据。n常用于响应中断或子程序调用。常用于响应中断或子程序调用。45例：n若已知（若已知（SS）=1000H （SP）=0100

16、Hn则堆栈段的段首地址则堆栈段的段首地址 = ？n栈顶地址栈顶地址=？段首段首栈底栈底栈顶栈顶堆堆栈栈区区464. 8088/8086 CPU的特点n采用并行流水线工作方式采用并行流水线工作方式 通过设置指令预取队列实现通过设置指令预取队列实现n对内存空间实行分段管理对内存空间实行分段管理 将内存分为大小不超过将内存分为大小不超过64K64K的段并设置的段并设置地址段寄存器，以实现对地址段寄存器，以实现对1 1MBMB空间的寻址空间的寻址n支持多处理器系统支持多处理器系统CPU内内部结构部结构存储器存储器寻址部寻址部分分工作模工作模式式478088CPU的两种工作模式n8088可工作于两种模式

17、下可工作于两种模式下 最小模式最小模式 最大模式最大模式n最小模式为单处理器模式，控制信号较少，最小模式为单处理器模式，控制信号较少，一般可不必接总线控制器。一般可不必接总线控制器。n最大模式为多处理器模式，控制信号较多，最大模式为多处理器模式，控制信号较多，须通过总线控制器与总线相连。须通过总线控制器与总线相连。48两种工作模式的选择方式n8088088 8是工作在最小还是最大模式由是工作在最小还是最大模式由MN/MXMN/MX端状端状态决定。态决定。MN/MX=0MN/MX=0工作于最大模式，反之工作工作于最大模式，反之工作于最小模式于最小模式49二、二、8088CPU的引线及功能8088

18、处理器芯片引脚图处理器芯片引脚图见教材见教材40页图页图2-550508088AAAAAAASS0HIGH51515252n引脚定义的方法可大致分为：引脚定义的方法可大致分为：n每个引脚只传送一种信息（每个引脚只传送一种信息（RDRD等）；等）；n引脚电平的高低不同的信号（引脚电平的高低不同的信号（IO/MIO/M等）；等）；nCPUCPU工作于不同方式有不同的名称和定义（工作于不同方式有不同的名称和定义（WR/LOCK WR/LOCK 等）；等）；n分时复用引脚（分时复用引脚（ADAD7 7ADAD0 0 等）等） ；n引脚的输入和输出分别传送不同的信息（引脚的输入和输出分别传送不同的信息（

19、RQ/GTRQ/GT）53主要引脚（最小模式下）n地址线和数据线：地址线和数据线：nADAD7 7-AD-AD0 0：低低8 8位地址和数据信号分时复用。三态。位地址和数据信号分时复用。三态。在传送地址信号时为单向，传送数据信号时为双在传送地址信号时为单向，传送数据信号时为双向。向。nA A1919-A-A1616/S/S3 3SS6 6：高高4 4位地址位地址/ /状态信号，分时复用。状态信号，分时复用。三态输出。三态输出。nA A1515-A-A8 8 ：输出输出8 8位地址信号。三态输出。位地址信号。三态输出。54主要的控制和状态信号nWRWR： 写信号；输出；三态写信号；输出；三态nR

20、DRD： 读信号；输出；三态读信号；输出；三态nIO/MIO/M：为为“0”“0”表示访问内存，表示访问内存， 为为“1”“1”表示访问接口；三态；输出表示访问接口；三态；输出nDENDEN： 数据允许信号，三态输出，低电平有效，该信数据允许信号，三态输出，低电平有效，该信号有效时，表示数据总线上具有有效数据。号有效时，表示数据总线上具有有效数据。nDT/R：数据传送方向控制信号，三态输出。数据传送方向控制信号，三态输出。nRESETRESET：复位信号。输入。复位信号。输入。55例：n当当WR=1WR=1，RD=0RD=0，IO/M=0IO/M=0时，时， 表示表示CPUCPU当前正在进行当

21、前正在进行读存储器读存储器操作操作ALE：地址锁存允许信号，三态输出，高电平有效，：地址锁存允许信号，三态输出，高电平有效， 该信号有效时，表明该信号有效时，表明CPU地址线上有有地址线上有有 效地址。效地址。56为什么要利用为什么要利用ALE信号锁存地址？信号锁存地址？ABCPUDB 存储器存储器I/O接口接口外外设设CB57READY信号T T1 1T T2 2T T3 3TwaitTwaitT T4 458中断请求和响应信号nINTR：可屏蔽中断请求输入端可屏蔽中断请求输入端nNMI：非屏蔽中断请求输入端非屏蔽中断请求输入端nINTA：中断响应输出端中断响应输出端59总线保持信号nHOL

22、D：总线保持请求信号输入端。当总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时，以外的其他设备要求占用总线时， 通过该引脚向通过该引脚向CPU发出请求。发出请求。nHLDA：总线保持响应信号输出端。总线保持响应信号输出端。CPU对对 HOLD信号的响应信号信号的响应信号。60最小模式下的连接示意图8088CPU控制总线控制总线数据总线数据总线地址总线地址总线地址地址锁存锁存数据数据收发收发ALE时钟发时钟发生生 器器READYRESETCLKREADYRESET618088的最小总线模式62最大模式n引脚信号：引脚信号：n QS1、QS0指令队列状态信号输出指令队列状态信号输出

23、n S2、S1、S0 总线周期状态信号输出总线周期状态信号输出 n LOCK 总线封锁信号输出总线封锁信号输出 n RQ/GT1、RQ/GT0n 总线请求信号、输入，总线授权信号、输出总线请求信号、输入，总线授权信号、输出 63QS1、QS0 指令队列状态信号指令队列状态信号64S2、S1、S0总线周期状态信号总线周期状态信号65最大模式下的连接示意图8088CPU数据总线数据总线地址总线地址总线地址地址锁存锁存数据数据收发收发ALE时钟发时钟发生生 器器总总 线线控制器控制器控制总线控制总线resetreadyCLKREADYRESETS0S1S2668088的最大总线模式67五、时序n时序

24、的概念：时序的概念：CPU各引脚信号在时间上的关系各引脚信号在时间上的关系n总线周期：总线周期：CPU完成一次访问内存（或接口）完成一次访问内存（或接口） 操作所需要的时间。一个总线周期操作所需要的时间。一个总线周期 至少包括至少包括4个时钟周期。个时钟周期。6868典型的8086/8088总线周期序列：总线周期总线周期总线周期 T1状态，发地址信息状态，发地址信息 T2状态，撤消地址，为传送数据作准备状态，撤消地址，为传送数据作准备 T3状态，传输数据状态，传输数据 T3之后，可能插入之后，可能插入TW 在在T4状态，结束。状态，结束。698088读总线周期708088写总线周期71712.

25、32.3 系统总线7272一、概述n总线：总线： 是是一组信号线的集合。是计算机系统各部件之一组信号线的集合。是计算机系统各部件之间传输地址、数据和控制信息间传输地址、数据和控制信息的的通道。通道。地址总线（地址总线（AB）数据总线（数据总线（DB）控制总线（控制总线（CB）7373总线分类CPU总线总线系统总线系统总线外部总线外部总线片内总线片内总线片外总线片外总线按相对按相对CPU的位置分的位置分按层次结构分按层次结构分74 练习练习75请将下列左边的项和右边的解释联系起来（把所请将下列左边的项和右边的解释联系起来（把所选字母放括号中）选字母放括号中）n1、CPU （）保存当前栈顶地址的寄

26、存器（）保存当前栈顶地址的寄存器n2、存储器、存储器 （ ）B.指示下一条要执行指令的地址指示下一条要执行指令的地址n3、堆栈、堆栈 （ ）C.存储程序、数据等信息的记忆装置，存储程序、数据等信息的记忆装置，PC机中有机中有RAM和和ROM两种两种n4、IP （ ）D、以后进先出方式工作的存储空间、以后进先出方式工作的存储空间n5、SP （ ） E、唯一代表存储空间中每个字节单元的地址、唯一代表存储空间中每个字节单元的地址n6、状态标志、状态标志 （ ）F、能被计算机直接识别的语言、能被计算机直接识别的语言n7、控制标志（、控制标志（ ）G、保存各逻辑段的起始地址的寄存器，、保存各逻辑段的起始

27、地址的寄存器，PC机中有四个：机中有四个：CS、DS、SS、ESn8、段寄存器、段寄存器 （ ）H、控制操作的标志，、控制操作的标志，PC机中有三位：机中有三位：DF、IF、TFn9、物理地址、物理地址 （ ）I、记录指令操作结果的标志，共六位：、记录指令操作结果的标志，共六位：OF、SF、ZF、AF、PF、CFn10、机器语言、机器语言 （ ）J、分析、控制并执行指令的部件，由算术逻辑部件、分析、控制并执行指令的部件，由算术逻辑部件ALU、控制器和寄存器等组成。控制器和寄存器等组成。n11、指令、指令 （ ）K、告诉、告诉CPU要执行的操作。要执行的操作。76填空填空n1、（西南交通大学）、

28、（西南交通大学）8088加电复位后，执行加电复位后，执行第一条指令的地址是（第一条指令的地址是（ ）。）。nA.0FFFFH B.FFFF0H C.0000H D.0240Hn2、（北京航空航天大学）、（北京航空航天大学）8086CPU复位后，复位后，CS=（ ），），IP=（ ），），DS=（ ），），SP=（ ）。）。BFFFFH0000H0000H0000H77n3、（重庆大学）段地址为、（重庆大学）段地址为3900H，偏移地址为，偏移地址为0028H，此存储单元的物理地址为（，此存储单元的物理地址为（ ）n4、（上海交通大学）、（上海交通大学）8086CPU由（由（ ）和）和（ ）组成

29、，其特点是（）组成，其特点是（ ）操作。操作。 39028H BIUEUBIU和和EU并行流水并行流水78n5、（西南交通大学）如果、（西南交通大学）如果8088CPU的工作时的工作时钟钟CLK=4MHZ，问：，问：n（1）CPU正常工作时，正常工作时，RESET引脚至少出现引脚至少出现多少微秒的高电平才能使多少微秒的高电平才能使CPU复位？复位？n（2）在插入一个）在插入一个TW的情况下，从内存读出一的情况下，从内存读出一个字节数据所需的时间是多少？个字节数据所需的时间是多少？（1）1微秒微秒（2）1.25微秒微秒79n6、（华东理工大学）计算机中表示地址使用、（华东理工大学）计算机中表示地

30、址使用（ ）。）。nA.无符号数无符号数 B.源码源码 C.反码反码 D.补码补码n7、（西南交通大学）、（西南交通大学）8086CPU中，一个最基本的总中，一个最基本的总线周期由（线周期由（ ）时钟周期（）时钟周期（T状态）组成，在状态）组成，在T1状状态，态，CPU往总线上发出（往总线上发出（ ）信息。）信息。n（1）A.1个个 B.2个个 C.3个个 D.4个个n（2）A.数据数据 B.地址地址 C.控制控制 D.其它其它ADB80n8、（西安交通大学）、（西安交通大学）8088工作于最小模式下，工作于最小模式下，当当M/IO=0，RD=0，WR=1时，时，CPU完成完成的操作是（的操作

31、是（ ）。）。nA.存储器读存储器读 .I/O读读 .存储器写存储器写I/O写写n、下列何种引脚用于、下列何种引脚用于CPU内部同步（内部同步（ ）nA.NMI B.INTR C.CLK D.RESETAC81n10.下列何种引脚用于中断请求（可屏蔽）下列何种引脚用于中断请求（可屏蔽）（ ）。）。nA.NMI B.INTR C.CLK D.RESETn11. 下列何种引脚用于中断请求（不可屏蔽）下列何种引脚用于中断请求（不可屏蔽）（ ）。）。nA.NMI B.INTR C.CLK D.RESETBA82n12、（西南交通大学）当总线请求部件收到（、（西南交通大学）当总线请求部件收到（ ）信号后

32、，就获得了总线控制权，在其控制总线时期，信号后，就获得了总线控制权，在其控制总线时期，HOLD和和HLDA都保持（都保持（ ）。当总线占用部件用）。当总线占用部件用完总线后，完总线后，HOLD变为低电平，于是变为低电平，于是CPU又重新控制又重新控制总线，并使总线，并使HLDA变为（变为（ ）。）。n（1）A.HOLD B.HLDA C.INTR D.INTAn（2）A.低电平低电平 B.高电平高电平 C.高阻态高阻态 D.不变不变n（3）A.低电平低电平 B.高电平高电平 C.高阻态高阻态 D.不变不变BBA83n13、（西南交通大学）、（西南交通大学）8086CPU有最小和最有最小和最大两

33、种工作模式，最大工作模式的特点是大两种工作模式，最大工作模式的特点是（ ）。）。nA. 需要总线控制器需要总线控制器8288nB. 由编程进行模式设定由编程进行模式设定nC. 不需要不需要8286收发器收发器nD. CPU提供全部的控制信号提供全部的控制信号A84n14、（北京交通大学）、（北京交通大学）IBM PC微机中将内存微机中将内存分成若干个逻辑段，每个段的容量为分成若干个逻辑段，每个段的容量为（ ）。）。nA. 大于大于64K B. 小于小于64KnC. 大于等于大于等于64K D. 小于等于小于等于64KD85n16、（西安交通大学）微机中地址总线的作用、（西安交通大学）微机中地址

34、总线的作用是（是（ ）nA.用于选择存储器单元用于选择存储器单元nB.用于选择进行信息传输的设备用于选择进行信息传输的设备nC.用于指定存储器单元和用于指定存储器单元和I/O接口设备单元的接口设备单元的选择地址选择地址C86n18、设某一存储单元的物理地址是、设某一存储单元的物理地址是12345H，试完成下列不同的逻辑地址表示。试完成下列不同的逻辑地址表示。n（1）1234H：（：（ ）n（2）（）（ ）H：0345Hn19、8086CPU设有（设有（ ）个状态标志位，）个状态标志位，（ ）个控制标志位。）个控制标志位。0005H12006387n20、（西安交通大学）当存储器的读写时间大、（

35、西安交通大学）当存储器的读写时间大于于CPU所要求的时间时，为保证所要求的时间时，为保证CPU与存储器与存储器的正确配合，要利用（的正确配合，要利用（ ）信号，使）信号，使CPU插入一个或多个（插入一个或多个（ ）状态。）状态。READYTW88n22、8086用双向缓冲器增强数据线信号强度，但不用双向缓冲器增强数据线信号强度，但不用单向缓冲器而是用锁存器锁存地址的原因是用单向缓冲器而是用锁存器锁存地址的原因是（ ）。）。nA.地址线和数据线是复用的。地址线和数据线是复用的。 B.地址线是双向的。地址线是双向的。nC.单向缓冲器不能增强地址线信号单向缓冲器不能增强地址线信号 D.单向缓冲器有单向缓冲器有三态输出三态输出n23、（上海交通大学）、（上海交通大学）8086系统中，存储器的物理系统中，存储器的物理地址地址=（ ）+（ ）A段地址段地址16偏移地址偏移地址89n24、（西南交通大学）、（西南交通大学）