微机原理及应用

1、微机原理及应用K60DN512VLL10 相关寄存器快速查询手册2015年11月25日 编目录1.通用输入输出(GPIO)51.1.引言51.2.寄存器说明51.2.1.引脚控制寄存器 (PORTx_PCRn)51.2.2.GPIO端口寄存器51.2.3.GPIO时钟门控寄存器 （SIM_SCGC5）62.中断73.周期中断定时器（PIT）83.1.说明83.2.寄存器描述83.2.1.PIT 模块控制寄存器（PIT_MCR）83.2.2.定时器加载值寄存器（PIT_LDVALn）83.2.3.当前定时器值寄存器（PIT_CVALn）83.2.4.定时器控制寄存器（PIT_TCTRLn）93.

2、2.5.定时器标志寄存器（PIT_TFLGn）93.2.6.PIT时钟门控寄存器6（SIM_SCGC6）94.通用异步接收器/发送器(UART)104.1.UART 波特率104.2.寄存器说明104.2.1.UART 波特率寄存器104.2.2.UART 控制寄存器 4(UARTx_C4)104.2.3.UART 控制寄存器 1(UARTx_C1)104.2.4.UART 控制寄存器 2(UARTx_C2)114.2.5.UART 状态寄存器 1(UARTx_S1)114.2.6.UART 数据寄存器(UARTx_D)114.2.7.UART时钟门控寄存器125.AD135.1.寄存器说明1

3、35.1.1.ADC 配罝寄存器1(ADCx_CFG1)135.1.2.ADC 配罝寄存器2(ADCx_CFG2)135.1.3.ADC状态和控制寄存器1(ADCx_SC1n)145.1.4.ADC状态和控制寄存器2(ADCx_SC2)155.1.5.ADC状态和控制寄存器3(ADCx_SC3)155.1.6.ADC 数据结果寄存器（ADCx_Rn）165.1.7.ADC时钟门控寄存器166.DA186.1.寄存器说明186.1.1.DAC数据寄存器（低） (DACx_DATnL)186.1.2.DAC数据寄存器（高） (DACx_DATnH)186.1.3.DAC 控制寄存器0 (DACx_

4、C0)186.1.4.DAC 控制寄存器1 (DACx_C1)196.1.5.DAC 控制寄存器2 (DACx_C2)196.1.6.DAC 状态寄存器 (DACx_SR)196.1.7.DAC时钟门控寄存器 (SIM_SCGC2)207.附A 时钟门控寄存器汇总217.1.寄存器说明217.1.1.系统时钟门控寄存器1(SIM_SCGC1)217.1.2.系统时钟门控寄存器2(SIM_SCGC2)217.1.3.系统时钟门控寄存器3(SIM_SCGC3)217.1.4.系统时钟门控寄存器4(SIM_SCGC4)217.1.5.系统时钟门控寄存器5(SIM_SCGC5)227.1.6.系统时钟

5、门控寄存器6(SIM_SCGC6)227.1.7.系统时钟门控寄存器7(SIM_SCGC7)221. 通用输入输出(GPIO)1.1. 引言通用输入输出（General Purpose Input and Output，GPIO）模块接口。GPIO 寄存器支持任意长度的数据访问。当引脚被配置为 GPIO 功能时，GPIO 数据方向寄存器与输出数据寄存器控制每个引脚的方向及输出数据。当 GPIO 引脚被配置为任意数字功能时，GPIO 输入数据寄存器在每个引脚上显示逻辑值，提供相应的端口控制和对有效引脚的中断模块。1.2. 寄存器说明1.2.1. 引脚控制寄存器 (PORTx_PCRn)108MU

6、X000 Pin Disabled (Analog).001 Alt 1 (GPIO).010 Alt 2 (chip specific).011 Alt 3 (chip specific).100 Alt 4 (chip specific).101 Alt 5 (chip specific).110 Alt 6 (chip specific).111 Alt 7 (chip specific / JTAG / NMI). /注Alt2-7详见具体芯片1PE上下拉使能，上下拉功能在所有的数字复用功能中都是有效的0 对应引脚的上下拉电阻未使用1 对应的引脚被配置为数字输入时，上下拉启用0PS上下

7、拉选择，上下拉选择功能在所有的数字复用功能中都是有效的0 如果对应端口启用上下拉功能，对应的端口为下拉。1 如果对应端口启用上下拉功能，对应的端口为上拉。1.2.2. GPIO端口寄存器寄存器名读写属性说明数据方向寄存器GPIOx_PDDR可读/写各位值决定了相对应的引脚为输入还是输出。设置为1：引脚输入设置为0：引脚输出数据输出寄存器GPIOx_PDOR可读/写当引脚被配置为输出时，若某一位为0，则对应引脚输出低电平；为1，则对应引脚输出高电平。数据输入寄存器GPIOx_PDIR只读若读出为0，指示相应引脚为低电平；为1，则指示相应引脚为高电平输出置位寄存器GPIOx_PSOR可写对该寄存器

8、进行写操作将改变数据输出寄存器GPIOx_PDOR的值。写0不改变GPIOx_PDOR上的相应位，写1将GPIOx_PDOR上的相应位置1。输出清位寄存器GPIOx_PCOR可写对该寄存器进行写操作将改变数据输出寄存器GPIOx_PDOR的值。写0不改变GPIOx_PDOR上的相应位，写1将GPIOx_PDOR上的相应位清0。输出取反寄存器GPIOx_PTOR可写对该寄存器进行写操作将改变数据输出寄存器GPIOx_PDOR的值。写0不改变GPIOx_PDOR上的相应位，写1将GPIOx_PDOR上的相应取反（即1变0，0变1）。说明：x取AE1.2.3. GPIO时钟门控寄存器 （SIM_SC

9、GC5）K60中每一个模块都需要在SIM模块中开启或者关闭模块的时钟。通过设置SIM_SCGC5寄存器就可以为I/O模块的PORTA、PORTB、PORTC、PORTD、PORTE提供时钟，该寄存器在复位时被清零，从而使得相应模块的时钟被关闭。13 PORTEPORTE时钟门控制 0 时钟禁止 1 时钟使能12PORTDPORTD时钟门控制 0 时钟禁止 1 时钟使能11PORTCPORTC时钟门控制 0 时钟禁止 1 时钟使能10PORTBPORTB时钟门控制 0 时钟禁止 1 时钟使能 9PORTAPORTA时钟门控制 0 时钟禁止 1 时钟使能2. 中断中断默认按照下表分配。向量号：当中

10、断使用时，此值储存在栈中。IRQ 号：非核心中断源，对应的编号为终端号减16。中断编号IRQ 号源模块描述keil中对应的中断服务程序名0-ARM 内核初始堆栈指针1-ARM 内核初始程序计数器2-ARM 内核非可屏蔽中断。-。14-ARM 内核15-ARM 内核系统节拍定时器160DMADMA 通道 0 发送完成。6145UART0串口 0 状态中断源UART0_RX_TX_IRQHandler6246UART0串口 0 错误中断源UART0_ERR_IRQHandler6347UART1串口 1 状态中断源UART1_RX_TX_IRQHandler6448UART1串口 1 错误中断源U

11、ART1_ERR_IRQHandler6549UART2串口 2 状态中断源UART2_RX_TX_IRQHandler6650UART2串口 2 错误中断源UART2_ERR_IRQHandler6751UART3串口 3 状态中断源UART3_RX_TX_IRQHandler6852UART3串口 3 错误中断源UART3_ERR_IRQHandler6953UART4串口 4 状态中断源UART4_RX_TX_IRQHandler7054UART4串口 4 错误中断源UART4_ERR_IRQHandler7155UART5串口 5 状态中断源UART5_RX_TX_IRQHandler

12、7256UART5串口 5 错误中断源UART5_ERR_IRQHandler7357ADC0ADC0中断-ADC0_IRQHandler7458ADC1ADC1中断-ADC1_IRQHandler。-8468PITPIT 通道 0PIT0_IRQHandler8569PITPIT 通道 1PIT1_IRQHandler8670PITPIT 通道 2PIT2_IRQHandler8771PITPIT 通道 3PIT3_IRQHandler。-。-10387引脚控制模块PORTA 引脚中断PORTA_IRQHandler10488引脚控制模块PORTB 引脚中断PORTB_IRQHandler1

13、0589引脚控制模块PORTC 引脚中断PORTC_IRQHandler10690引脚控制模块PORTD 引脚中断PORTD_IRQHandler10791引脚控制模块PORTE 引脚中断PORTE_IRQHandler。（1） IRQ 号表示嵌套向量中断控制器的中断源号。3. 周期中断定时器（PIT）3.1. 说明定时器在开启后周期性触发。定时器加载开始值（放在 LDVAL 寄存器中），然后递减计数直到为 0，自动重载。每次定时器计数到0 时，将产生一个触发脉冲并且置中断标志。所有的中断可以开启或屏蔽（通过设置 TCTRL 寄存器中断 TIE 位）。只有在前者被清除后，新中断才会产生。如果需

14、要，通过 CVAL 寄存器可以读取定时器的当前计数器的值。先关闭定时器，再通过 TEN 位开启定时器来重启计数周期。3.2. 寄存器描述3.2.1. PIT 模块控制寄存器（PIT_MCR）该寄存器控制定时器时钟是否使能和定时器是否运行在调试模式。1 MDIS模块禁止，用来禁止模块时钟。这个位必须在其他设置完成之前使能。0 PIT 定时器时钟使能。1 PIT 定时器时钟禁止。0 FRZ冻结 ，允许设备进入调试模式时，停止定时器。0 在调试模式下定时器继续运行。1 在调试模式下定时器停止。3.2.2. 定时器加载值寄存器（PIT_LDVALn） 该寄存器选择定时器中断的溢出周期。TSV定时器初始

15、值，用于设置定时器的初始值。定时器将会减计数直到为0，然后产生一个中断后再加载这个寄存器初值。向这个寄存器写入新设定的值不会重启定时器，而是在定时器减少为0后才会加载新设定的值。若要以新设定的值重新启动定时器周期，需要先禁止定时器再使能定时器。TSV根据需要定时的时间来计算定时器初始值。( TSV )*（1/总线频率）uS = 定时时间3.2.3. 当前定时器值寄存器（PIT_CVALn） 该寄存器指示当前定时器的位置。TVLPIT当前定时器值，如果使能定时器，该寄存器的值就代表了当前定时器的值。定时器已经运行的时间 = （TSV-TVL）)*（1/总线频率）uS 3.2.4. 定时器控制寄存

16、器（PIT_TCTRLn）该寄存器包括了每个定时器的控制位。 1TIE定时器中断使能位。在一个中断未决定时（TIF已设置），开启中断将会立即产生一个中断事件。为了避免这个发生，相关的 TIF 标志必须先清除。0 来自定时器 n 的中断请求被禁止1 不论 TIF 是否被设置，中断都会被请求0TEN定时器使能位，开启或禁止定时器0 定时器 n 禁止1 定时器 n 有效3.2.5. 定时器标志寄存器（PIT_TFLGn） 该寄存器占有 PIT 中断标志。 0TIF定时器中断标志TIF 在定时器周期结束时置 1。只有在写入 1 时该标志才被清除。写 0 无效。如果使能（TIE），TIF 产生一个中断请

17、求。0 超时也不发生。1 超时发生。3.2.6. PIT时钟门控寄存器6（SIM_SCGC6）4. 通用异步接收器/发送器(UART)UART 允许与外围设备及其他 CPU 进行异步串行通信。4.1. UART 波特率波特率发生器中的 13 位模数计数器和 5 位分数微调计数器为接收器和发送派生了波特率。SBR的值决定了模块时钟除数。 SBR由 UART 波特率寄存器(BDH 和 BDL)组成。波特率时钟与模块时钟同步并驱动接收器。分数微调计数器增加分数延迟到波特率时钟来允许波特率精修以匹配系统波特率。被 16 除的波特率时钟驱动发送器。4.2. 寄存器说明4.2.1. UART 波特率寄存器

18、该寄存器与 BDL 寄存器一起用于控制 UART 波特率发生器的预分频器。为了更新 13 位波特率设置值(SBR12:0)，首先写入 BDH 以缓存新值的高半位， 然后写入 BDL。直到 BDL 被写入，BDH 中的工作值才会变化。BDL 被复位为非零值，所以复位后波特率发生器保持禁用直到接收器或者发送器首次被启用(C2RE或 C2TE位被设置为 1)。UART波特率寄存组由UARTx_BDH4:0和UARTx_BDL7:0组成，先写UARTx_BDH4:0，后写UARTx_BDL7:0；当C2RE或者C2TE置位时，UART开始工作。UART 波特率 = UART 模块时钟/(16*(SBR

19、SBR+BRFD)其中：BRFD 在 UARTx_C4寄存器中。4.2.2. UART 控制寄存器 4(UARTx_C4)4-0BRFA波特率微调这个位字段用来对一般的波特频率以 1/32 的增量增加更多的时间分辨率。波特率产生是受两个误差来源：模块时钟的整数除法可能不能给出精确的目标频率。这个错误可以由微 调计数器方法减缓。与模块时钟同步可能导致相位移位。 4.2.3. UART 控制寄存器 1(UARTx_C1)4M9位或8位模式选择位。0：正常模式-起始位+8位数据位（由MSBF决定MSB/LSB优先）+停止位。1：9位模式-起始位+9位数据位+停止位。1PE奇偶校验使能位，当奇偶校验使

20、能时，停止位前会被入一个奇偶校验位。0：奇偶校验功能禁止；1：奇偶校验功能使能。0PT校验类型。0：偶校验；1：奇校验。4.2.4. UART 控制寄存器 2(UARTx_C2)7TIE发送器中断或DMA传送使能位 。0: TDRE中断和DMA传送请求禁止。1: TDRE中断或者DMA传送使能。6TCIE传送结束中断使能位。0: TC中断请求禁止。1: TC中断请求使能。5RIE接收器满中断或DMA传送使能位。0: RDRF中断和DMA传送请求禁止。1: RDRF中断或DMA传送请求使能。3TE发送器使能位。0：禁止；1：使能。2RE接收器使能位。0：禁止；1：使能0SBK发送中止位。4.2.

21、5. UART 状态寄存器 1(UARTx_S1)S1 寄存器为发生 UART 中断或者 DMA 请求提供输入到 MCU。7TDRE发送数据寄存器空标志位 。发送缓冲区中的数据个数<=TWFIFOTXWATER，TDRE被置位。6TC发送完成标志位。发送完成，TC被置位。5RDRF接收数据寄存器满标志位。接收缓冲区中数据个数>=TWFIFO TXWATER时，RDRF被置位。4.2.6. UART 数据寄存器(UARTx_D)该寄存器其实是两个单独的寄存器。读操作返回只读接收数据寄存器中的内容，写操作只可写传送数据寄存器。4.2.7. UART时钟门控寄存器1）System Clo

22、ck Gating Control Register 4 (SIM_SCGC4)13 UART3UART3 Clock Gate Control, This bit controls the clock gate to the UART3 module.0: Clock disabled; 1: Clock enabled12 UART20: Clock disabled; 1: Clock enabled11 UART10: Clock disabled; 1: Clock enabled10 UART00: Clock disabled; 1: Clock enabled2）System

23、Clock Gating Control Register 1 (SIM_SCGC1)11 UART5UART5 Clock Gate Control, This bit controls the clock gate to the UART5 module.0: Clock disabled; 1: Clock enabled10 UART40: Clock disabled; 1: Clock enabled5. AD5.1. 寄存器说明5.1.1. ADC 配罝寄存器1(ADCx_CFG1)位描述7ADLPC低功耗配置位。0:正常功耗配罝； 1:低功耗配置。6-5ADIV时钟分频选择位。

24、ADC时钟频率 =输入时钟频率/ 2ADIV4ADLSMP采样时间配置位。0:短采样时间。 1:长采样时间。3-2MODE转换模式选择位。00: DIFF=0时，单端8位精度转换； DIFF=1时，差分9位精度转换。01: DIFF=0时，单端12位精度转换；DIFF=1时，差分13位精度转换。10: DIFF=0时，单端10位精度转换；DIFF=1时，差分11位精度转换。11: DIFF=0时，单端16位精度转换；DIFF=1时，差分16位精度转换。1-0ADICLK输入时钟选择位。0: 总线时钟； 01: 总线时钟2分频；10: 备用时钟（ALTCLK）； 11: 异步时钟（ADACK）。

25、5.1.2. ADC 配罝寄存器2(ADCx_CFG2)位描述4MUXSELADC 复用选择位：设置ADC 复用通道。0 ：选择ADxxa 通道。1： 选择ADxxb 通道。3ADACKEN异步时钟输出使能位：0:异步时钟输出无效；当ADICLK 选择异步时钟同时正在转换时，也有效。1：不管ADC 的状态是什么，异步时钟和时钟输出都有效。2ADHSC高速配置位：转换持续会触发允许高速转换时钟。0： 选择正常转换次序。1 ：选择高速转换次序。1-0ADLSTS选择长采样时间00：不用最长采样时间。01：另外附加12 个ADCK 周期；总共有16 个ADCK 周期的采样时间。10：另外附加6 个A

26、DCK 周期；总共有10 个ADCK 周期的采样时间。11：另外附加2 个ADCK 周期；总共有6 个ADCK 周期的采样时间。5.1.3. ADC状态和控制寄存器1(ADCx_SC1n)ADCx_SC1n分为两个寄存器：ADCx_SC1A, ADCx_SC1B, ADCx_SC1A可配置为软件和硬件触发两种模式， 为了可以由内部外设触发进行连续转换，在硬件触发模式下，可以配置ADCx_SC1B 。向SC1A寄存器写入的时候会中止一个当前运行的转换。在软件触发模式下, 写入SC1A寄存器会初始化一个新的转换（如果ADCH不等于全1状态）。由于SC1B不是软件触发模式，向SC1B写入不会初始化一

27、个新的转换。ADC状态和控制寄存器1(ADCx_SC1n)位描述7COCO转换完成标志位，只读。0: 转换没有完成。 1: 转换完成。如果比较功能使能，则比较结果为真时置位，如果硬件平均功能使能，则完成平均或置位。6AIEN中断使能位。AIEN为高时，若COCO置位，产生ADC中断。0: 转换完成中断禁用。 1: 转换完成中断使能。5DIFF差分模式使能位。0: 单端转换。 1: 差分转换。4-0ADCH输入通道选择位。D0D4ADCH位，输入通道选择，ADCH是由5位组成可以用于选择输入通道。输入通道解码依赖于这5位的值。当选择位全部设置为1111时连续近似值转换器子系统会关闭。该特征可以明

28、确地结束ADC，同时可以将输入通道与所有其他的资源隔离开来。其通道对应值如下表。00000当DIFF=0，DADP0选择为输入；当DIFF=1，DAD0选择为输入。00001当DIFF=0，DADP1选择为输入；当DIFF=1，DAD1选择为输入。00010当DIFF=0，DADP2选择为输入；当DIFF=1，DAD2选择为输入。00011当DIFF=0，DADP3选择为输入；当DIFF=1，DAD3选择为输入。DAD0-DAD3与输入引脚对DADPx和DADMx有关。00100当DIFF=0，AD4选择为输入；当DIFF=1，该位保留。00101当DIFF=0，AD5选择为输入；当DIFF=

29、1，该为保留。00110当DIFF=0，AD6选择为输入；当DIFF=1，该为保留。00111当DIFF=0，AD7选择为输入；当DIFF=1，该为保留。01000当DIFF=0，AD8选择为输入；当DIFF=1，该位保留。01001当DIFF=0，AD9选择为输入；当DIFF=1，该位保留。01010当DIFF=0，AD10选择为输入；当DIFF=1，该位保留。01011当DIFF=0，AD11选择为输入；当DIFF=1，该位保留。01100当DIFF=0，AD12选择为输入；当DIFF=1，该位保留。01101当DIFF=0，AD13选择为输入；当DIFF=1，该位保留。01110当DIF

30、F=0，AD14选择为输入；当DIFF=1，该位保留。01111当DIFF=0，AD15选择为输入；当DIFF=1，该位保留。10000当DIFF=0，AD16选择为输入；当DIFF=1，该位保留。10001当DIFF=0，AD17选择为输入；当DIFF=1，该位保留。10010当DIFF=0，AD18选择为输入；当DIFF=1，该位保留。10011当DIFF=0，AD19选择为输入；当DIFF=1，该位保留。10100当DIFF=0，AD20选择为输入；当DIFF=1，该位保留。10101当DIFF=0，AD21选择为输入；当DIFF=1，该位保留。10110当DIFF=0，AD22选择为输

31、入；当DIFF=1，该位保留。10111当DIFF=0，AD23选择为输入；当DIFF=1，该位保留。11000保留11001保留11010当DIFF=0，温度传感器选择为输入；当DIFF=1，温度传感器选择为输入。11011当DIFF=0，Bandgap选择为输入；当DIFF=1，Bandga选择为输入。11100 保留。11100保留11101当DIFF=0，VEREFSH选择为输入；当DIFF=1，-VREFSH选择为输入。在SC2寄存器中电压接口由REFSL位决定。11110当DIFF=0，VREFSL选择作为输入；当DIFF =1,该位保留。在寄存器SC2中电压接口选择由REFSEL

32、决定。11111模块停止工作5.1.4. ADC状态和控制寄存器2(ADCx_SC2)位描述7ADACT转换活跃位。0：没有在转换。 1：正在转换。6ADTRG转换触发选择位。当选择软件触发时，通过写SC1A寄存器初始化转换。0：软件触发选择。 1：硬件触发选择。5ACFE比较功能使能位。0：比较功能禁用。 1：比较功能使能。4ACFGT比较功能大于使能位。3ACREN比较功能范围使能位。ACREN配置比较功能来检查转换的结果是否在CV1和CV2寄存器的范围内。2DMAENDMA使能位。0：DMA禁用。1：DMA使能，转换完成后自动置位COCO标志触发DMA请求。1-0REFSEL电压参考选择

33、位。00：默认参考电压源（外部引脚VREFH和VREFL）。01：备用参考电压源（VALTH和VALTL）。 10，11：保留选项。5.1.5. ADC状态和控制寄存器3(ADCx_SC3)位描述7CAL校准位。置位CAL的时候开始一个校准序列。0：没有在转换。 1：正在转换。6CALF校准失败标志。0：校准正常完成。1：校准失败。ADC精确度规格将不保证。3ADCO连续转换使能位。0：如果硬件平均功能使能（AVGE=1），那么在初始化转换后，一个转换或者一组转换将开启。1：如果硬件平均功能使能（AVGE=1），那么在初始化转换后，连续转换或者多组转换将开启。2AVGE硬件平均使能位。0：硬件

34、平均功能禁用。 1：硬件平均功能使能。1-0AVGS硬件平均选择位。决定多少个ADC转换来平均出一个结果。00：4个采样平均。 01：8个采样平均。10：16个采样平均。 11：32个采样平均。5.1.6. ADC 数据结果寄存器（ADCx_Rn）数据结果寄存器带有ADC一个结果，这个结果是通过通信状态和通道控制寄存器（SC1A:SC1n）选择通道的ADC转换产生的。数据结果寄存器描述如表7-2所示，当配置成10位的单工模式时，D15:10会被清除。当配置成11位的双工模式时，D15:10会携带符号位。数据结果寄存器描述转换模式D15D14D13D12D11D10D9D8D7D6D5D4D3D

35、2D1D0格式16位双工SDDDDDDDDDDDDDDD带符号的2位补码16位单工DDDDDDDDDDDDDDDD不带符号右对齐13位双工SSSSDDDDDDDDDDDD带符号的扩展2位补码12位单工0000DDDDDDDDDDDD不带符号的两位补码11位双工SSSSSDDDDDDDDDDD带符号的扩展2位补码10位单工000000DDDDDDDDDD不带符号右对齐9位双工SSSSSSSDDDDDDDDD带符号的扩展2位补码8位单工0000000DDDDDDDDD不带符号右对齐5.1.7. ADC时钟门控寄存器l (SIM_SCGC6)l (SIM_SCGC3)6. DA6.1. 寄存器说明6

36、.1.1. DAC数据寄存器（低） (DACx_DATnL)位描述7-0DATA0When the DAC buffer is not enabled, DATA11:0 controls the output voltage based on the following formula: V out = V in * (1 + DACDAT011:0)/4096When the DAC buffer is enabled, DATA is mapped to the 16-word buffer.6.1.2. DAC数据寄存器（高） (DACx_DATnH)位描述3-0DATA1When t

37、he DAC buffer is not enabled, DATA11:0 controls the output voltage based on the following formula: V out = V in * (1 + DACDAT011:0)/4096When the DAC buffer is enabled, DATA is mapped to the 16-word buffer.6.1.3. DAC 控制寄存器0 (DACx_C0)位描述7DACENDAC使能位。0：The DAC 禁止； 1：The DAC 使能6DACRFSDAC基准选择位。0：DACREF_1

38、为基准电压； 1：DACREF_2为基准电压。5DACTRGSELDAC触发源选择位。0：硬件触发； 1：软件触发。4DACSWTRGDAC软件触发位。DAC软件触发并且缓冲器使能时，向该位写1将使缓冲器读指针前进一次。3LPENDAC低功耗控制位。0：高功耗模式； 1：低功耗模式。2DACBWIENDAC缓冲区阈值中断使能位。0：中断禁用； 1：中断使能。1DACBTIENDAC缓冲区读指针到顶标志中断使能位。0：中断禁用； 1：中断使能。0DACBBIENDAC缓冲区读指针到底标志中断使能位。 0：中断禁用； 1：中断使能。6.1.4. DAC 控制寄存器1 (DACx_C1)位描述7DMAENDMA使能选择位。