《数字逻辑》期末考试A卷参考答案

1、数字逻辑期末考试A卷参考答案数字逻辑期末考试A卷参考答案一、判断题：下面描述正确的打，错误的打'X'（每小题1分，共10分）1、为了表示104个信息，需7位二进制编码，2、BCD码能表示0至15之间的任意整数X3、余3码是有权码x4、2421码是无权码X5、二值数字逻辑中变量只能取值0和1,且表示数的大小X6、计算机主机与鼠标是并行通信X7、计算机主机与键盘是串行通信，8、占空比等于脉冲宽度除于周期，9、上升时间和下降时间越长，器件速度越慢V10、卡诺图可用来化简任意个变量的逻辑表达式X二、写出图中电路的逻辑函数表达式。（每小题5分，共10分）1、F=A2、F=ABCD三、选择

2、题：（多选题，多选或少选不得分，每3.满足如图所示电路的输出函数F的表达式为工(A)F=ABCD(B)F=AB-CD-(C)F=A+B+C+D(D)F=a+BC+D(E)F=aBCDAo-&Bo0-&IJ4、 己知L=ABC+CD,可以肯定使L=。的情况是_2。(A)A=Q,BC=1；(B)E=1,C=1;(C)AB=1,CD=QS(D)BC=1,D=15、逻辑函数AB+BCD+aC+gC可化简为A,B,C,D0(A)AB+AC+BC(B)AB+C(A+B)(C)AB+CAB(D)AB+C(E)16、图示电路均为CMOS电路，能实现输出逻辑功能的有AooA悬空iMq(A)CB)

3、oA(C)7、下图均为丁丁L电路，A电路能实现AB+CD的逻辑关系?f5UABC(A)(B)F2D0Ao-&Bo如图所示申.示方程式正式的为.(A)C=（匚）L=Q： . K7 二 Q：旧）©二 Q9、 图示电路中，当各触发器的状态为C时,再输入一个DF脉冲，触发器的状态为QQkOCLcpo（A）Q2=11（B）电&=10（C）Q0=0110、 如图所示口触发器CSF及A、B波形已知，假设触发器的初态Q=C,则在GF脉冲作用下，Q端的波形为Ao以Ba四、填空题（每空1分，共20分）1、一个触发器可表示_1=_位二进制码，三个触发器串接起来，可表示_3一位二进制数。2、

4、欲表示十进制的十个数码，需要_4_个触发哭TFITO3、寄存器中，与触发器相配合的控制电路通常由门电路（选择提示：门电路、触发器、晶体二极管）构成4、一个五位的二进制加法计数器，由00000状态开始，问经过75个输入脉冲后，此计数器的状本为01011。5、四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出，需经过3个时钟周期。6、=RS_触发器存在输入约束条件，_主从JK_触发器会出现一次翻转现象。7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为低电平_时加入，在CP为_高电壬_时输入信号要求稳定不变。8、正跳沿触发翻转的D触发器的输入信号在CP_上升沿_前一瞬间加入。9

5、、由与非门组成的基本RS触发器当输入R=0,S=0时，同向输出端Q=1,反向输出端Q_1_,当_氏、S同时由0变1_时，输出不定状态。10、T触发器是由_JK_触发器的数据输入端短接而成。11、触发器的脉冲工作特性是指对_时钟脉冲_和_输入信号的时间关系_的要求。12，下图电路是，一位二进制计薮器，也是二_位四进制讨数器，若作分频器用，并假设计数眼中的频率,"256kH/则3产田Hz.OOOO101J0I0I1JQI_11°I1JQ|1e1JQINi>FFtJ>FF7d>FF*ckFF（oiKCiI1KICiI1KIoI1K五、用CMOS电路实现下面的逻辑

6、函数，画出其内部电路图（用场效应管作为基本单元），要求清晰整洁。（共10分，每小题5分）1、L=ATb2、L=abVCC2- vcc VV六、设计一个由三人投票（只能投赞成和反对票）的表决电路，当多数人赞成时，投票通过。投赞成票约定为1,投票通过约定为1,只限用与非门电路，要求写出设计过程（10分）解：1、依题意可得下面的真值表，L=1.代表投票通过；ABC1L0000001001000111110001011110111112、由上面的真值表可得逻辑表达式为:L=AB+BC+CA+ABC=AB+BC+CA3、将其划简为与非表达式为：L= AB BC CA4、依上式画出逻辑电路图如下：七、解：设每个门的时延均为t。考虑门的传输延迟时间，电路波形图如下所示，可见电路存在竞争冒险。存在竞争曷除”II八、解：（1）按题意要求的状态转换表整理后可得出各驱动信号的真值表如下Q1Q；。片er'。产4舄,2k2J0000010X0>1Xr0010110>【1XX00101101X10K0X0110100Xr1XK01100000X110X0X