计算机组成原理期末总复习练习

1、 计算机组成原理-期末总复习练习一、选择题（c）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。A计算机可以存储大量信息 B计算机能代替人的脑力劳动C计算机是一种信息处理机 D计算机可实现高速运算（c）2、计算机硬件能直接执行的只能是下面哪项。A符号语言 B汇编语言 C机器语言 D机器语言和汇编语言（c）3、运算器的核心部件是下面哪项。A数据总线 B数据选择器 C算术逻辑运算部件 D累加寄存器（c）4、对于存储器主要作用，下面哪项说法正确。A存放程序 B存放数据 C存放程序和数据 D存放微程序（c）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。A节约元件

2、B运算速度快 C物理器件性能决定 D信息处理方便（a）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。A地址寄存器 B程序计数器 C数据寄存器 D指令寄存器（d？）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。A地址寄存器 B程序计数器 C指令寄存器 D数据寄存器（c）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。A地址寄存器 B数据寄存器 C程序计数器 D指令寄存器（c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。ACPU已执行的指令 BCPU将要执行的指令C算术逻辑部件上次的运算结果 D累加器中的数

3、据（b）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。A总线缓冲器 B时钟发生器 C总线控制器 D操作命令发生器（c）11、下列各种数制的数中最小的数是下面哪项。A(101001)2 B(52)8 C（101001）BCD D(233)H（d）12、下列各种数制的数中最大的数是下面哪项。A(1001011)2 B75 C(112)8 D(4F)H（b）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。A01101110 B01101111 C01111111 D11111111（a）14、能发现两位错误并能纠正一位错的编码是下

4、面哪种编码。A海明码 BCRC码 C偶校验码 D奇校验码（ ）15、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是下面哪项。A11001011 B11010110 C11000001 D11001001（c）16、下列存储器中，速度最慢的是下面哪项。A半导体存储器 B光盘存储器 C磁带存储器 D硬盘存储器（c）17、某一SRAM芯片，容量为16K×1位，则其地址线条数下面哪项正确。A18根 B16K根 C14根 D22根（b）18、下列部件（设备）中，存取速度最快的是下面哪项。A光盘存储器 BCPU的寄存器 C软盘存储器 D硬盘存储器（a）19、在主存和CPU之间

5、增加Cache的目的是下面哪项。A解决CPU和主存之间的速度匹配 B增加CPU中通用寄存器的数量C代替CPU中的寄存器工作 D扩大主存的容量（d）20、计算机的存储器采用分级存储体系的目的是下面哪项。A便于读写数据 B减小机箱的体积C便于系统升级 D解决存储容量、价格与存取速度间的矛盾（a）21、某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目下面哪项正确。A20 B24 C50 D30（a）22、常用的虚拟存储器由两级存储器组成，下面哪项说法正确。A主存辅存 B快存主存 C快存辅存 D通用寄存器主存（b）23、在Cache的地址映射中，若主存中的任

6、意一块均可映射到Cache内的任意一快的位置上，下面哪项符合这种特点。A直接映射 B全相联映射 C组相联映射 D混合映射（b）24、指令系统中采用不同寻址方式的目的主要是下面哪项。 A. 实现程序控制和快速查找存储器地址 B. 缩短指令长度，扩大寻址空间，提高编程灵活性C. 可以直接访问主存和外存D. 降低指令译码难度（d）25、CPU组成中不包括下面哪项。A指令寄存器 B地址寄存器 C指令译码器 D地址译码器（c）26、程序计数器PC在下面哪项部件中。A运算器 B存储器 C控制器 DI/O接口（b）27、CPU内通用寄存器的位数取决于下面哪项。A存储器容量 B机器字长 C指令的长度 DCPU

7、的管脚数（b）28、以硬件逻辑电路方式构成的控制器又称为下面哪个名称。A存储逻辑型控制器 B组合逻辑型控制器 C微程序控制器 D运算器（c）29、直接转移指令的功能是将指令中的地址代码送入下面哪个部件中。A累加器 B地址寄存器 CPC寄存器 D存储器（b）30、状态寄存器用来存放下面哪些内容。A算术运算结果 B算术、逻辑运算及测试指令的结果状态C运算类型 D逻辑运算结果（d）31、微程序放在下面哪个部件中。A指令寄存器 BRAM C内存 D控制存储器 （b）32、微程序控制器中,机器指令与微指令的关系下面哪项说法正确。 A. 每一条机器指令由一条微指令执行 B一段机器指令组成的程序可由一条微指

8、令来执行C. 每一条机器指令由一段用微指令编成的微程序来解释执行 D. 一条微指令由若干条机器指令组成（b）33、异步控制常作为下面哪项的主要控制方式。 A. 微型机的CPU控制中B. 单总线计算机结构计算机中访问主存和外部设备时 C组合逻辑的CPU控制中D. 微程序控制器中（d）34、在显示器的技术指标中，数据640×480，1024×768等表示下面哪项特征。A显示器屏幕的大小 B显示器显示字符的最大行数和列数C显示器的颜色指标 D显示器的分辩率（b）35、主机、外设不能并行工作的方式是下面哪项 。A中断方式 B程序查询方式 C通道方式 DDMA方式（b）36、在I/O

9、单独（独立）编址下，下面的说法哪项正确。A一个具体地址只能对应输入输出设备B一个具体地址既可对应输入输出设备，也可对应内存单元C一个具体地址只能对应内存单元D只对应内存单元或只对应I/O设备（d）37、禁止中断的功能可由下面哪项来完成。A中断触发器 B中断禁止触发器C中断屏蔽触发器 D中断允许触发器（c）38、在微机系统中，主机与高速硬盘进行数据交换一般用下面哪种方式。A程序中断控制 B程序直接控制 CDMA方式 D通道方式（c）39、常用于大型计算机的控制方式是下面哪项。A程序中断控制 B程序直接控制 C通道方式 DDMA方式（c）40、有关中断的论述不正确的是下面哪项。A可实现多道程序、分

10、时操作、实时操作B对硬盘采用中断可能引起数据丢失CCPU和I/O设备可并行工作，但设备间不可并行工作D计算机的中断源可来自主机，也可来自外设（c）41、DMA方式数据的传送是以下面哪项为单位进行的。A字节 B字 C数据块 D位（a）42、DMA方式在哪两个设备之间建立的直接数据通路。A主存与外设 BCPU与外设 C外设与外设 DCPU与主存（b）43、信息只用一条传输线，且采用脉冲传输的方式是下面哪种传输方式。A并行传输 B串行传输 C并串行传输 D分时传输（b）44、在哪种总线结构的计算机系统中，外设地址可以主存储器单元统一编址。A三总线 B单总线 C双总线 D以上三种都可以（d）45、系统

11、总线中地址线的功能，下面哪项说法正确。A用于选择主存单元地址 B用于选择进行信息传输的设备C用于选择外存地址 D用于指定主存和I/O设备接口电路的地址（ a ）46、有一个CRT的分辨率是1024×768像素，颜色数为256色，则刷新存储器的容量是下面哪项。A768KB B512KB C256KB D2MB（ a ）47、十进制数5的单精度浮点数IEEE754代码是下面哪项。例3:求十进制数-5的单精度浮点数IEEE754代码。解: -5=-101B=-1.01×22,阶码E=127+2=129=10000001BIEEE754代码是例4:求十进制数0.15625的单精度浮

12、点数IEEE754代码。解: -0.15625=-1.01×2-3,阶码E=127-3=124=01111100BIEEE754代码是1 01111100 （ a ）48、在微机系统中，外设通过下面哪项与主板的系统总线相连接。A适配器 B设备控制器 C计数器 D寄存器二、填空题1、计算机的硬件包括 运算器 、 控制器 、 存储器 、输入设备和输出设备五部分。2、总线一般可分为三类，它们分别是 地址总线 、 数据总线 和 控制总线 。3、将二进制数01100100转换成十进制数是 100 ，转换成八进制数是 144 ，转换成十六进制数是 64H 。4、在一个8位的机器系统中，补码表示数

13、的范围从 -128 到 +127 。5、CPU能直接访问 主存 和 Cache ，但不能访问 外存 和 I/O设备 。6、Cache的映射方式有 直接映像 、 全相联映像 和 组相联映像 三种。其中组相联映像 方式，适度地兼顾了前两者的优点又尽量避免其缺点，比较理想。7、磁盘的寻址信息格式由驱动器号、盘面号、磁道号 、扇区号四部分组成。8、目前的CPU包括 运算器 ， 控制器 和CACHE（一级）。9、在程序执行过程中，控制器控制计算机的运行总是处于 取指令 、分析指令和 执行指令 的循环之中。10、微程序入口地址是 译码器 根据指令的 操作码 产生的。11、微程序控制器的核心部件是 控制存储

14、器 ，它一般用 只读存储器 构成。12、微指令执行时，产生后继微地址的方法主要有 计数器方式 、断定方式 等。13、一条机器指令的执行可与一段微指令构成的 微程序 相对应，微指令可由一系列 微命令 组成。14、保存当前栈顶地址的寄存器叫 栈顶指针SP 。15、实现输入输出数据传送方式分成三种： DMA方式 、 中断方式 和程序控制方式。16、计算机中各功能部件是通过总线 连接的，它是各部件间进行信息传输的公共通路。17、计算机中总线的两个主要特征是 分时 和 共享 。18、计数制中使用的数据个数被称为 基 。19、在用 补码 表示的机器数中，零的编码是唯一的。20、信息的数字化编码是指 用0或

15、1的二进制编码，并选用一定的组合规则来表示信息 。21、一个定点数由 符号位 和 数值域 两部分组成。根据小数点位置不同，定点数据有 和 纯小数 和 纯整数 两种表示方法。22、移码常用来表示浮点数的 阶码 部分，移码和补码比较，它们除 符号位 外，其他各位都 相同 。23、码距的定义是 编码系统中任两个合法码之间的最少二进制位数的差异 。24、8421码用二进制求和时，当和超过 9 时，需要做 加6调整 修正。25、有二进制数D4D3D2D1，奇偶校验值用P表示，则奇校验为 P=D4+D3+D2+D1 ，偶校验为P=D4+D3+D2+D1 ，奇偶校验只能检测 奇数个错 ，无法检测 偶数个错

16、。26、在浮点加减法运算中，当运算结果的尾数的绝对值大于1时，需要对结果进行 向右规格化 ，其操作是 尾数右移一位，右边补一个0，阶码减1，直到尾数绝对值>=0.5 。27、闪速存储器能提供 高性能、低功耗、高可靠性 以及 瞬时启动 能力，为现有的 存储器 体系结构带来巨大变化，因此作为 固态盘 用于便携式电脑中。28、一个完整的磁盘存储器由三部分组成，其中 磁盘驱动器 又称磁盘机或磁盘子系统，是独立于主机的一个完整的设备， 磁盘控制器 是磁盘机与主机的接口部件， 磁记录介质 用于保存信息。29、CPU中保存当前正在执行的指令的寄存器为 指令寄存器IR ，保存下一条指令地址的寄存器为 程

17、序计数器PC 。30、沿磁盘半径方向单位长度上的磁道数称为_道密度 ，而磁道单位长度上能记录的二进制代码位数称为_位密度 _。三、简答题1、试述浮点数规格化的目的和方法。答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。2、简述循环冗余码（CRC）的纠错原理。答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用生成多项式G（X）来除，若余数为0，说明数据正确；若余数不

18、为0，则说明被检数据有错。只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以用余数作为判断出错位置的依据而纠正出错的数据位。3、DRAM存储器为什么要刷新？有几种刷新方式?DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 集中式-正常读/写操作与刷新操作分开进行，刷新集中完成。 分散式-将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 异步式-前两

19、种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器刷新一遍。4、CPU中有哪些主要寄存器？简述这些寄存器的功能。（1） 指令寄存器（IR）：用来保存当前正在执行的一条指令。（2） 程序计数器（PC）：用来确定下一条指令的地址。（3） 地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。（4） 缓冲寄存器（DR）：<1>作为CPU和内存、外部设备之间信息传送的中转站。                      

20、       <2>补偿CPU和内存、外围设备之间在操作速度上的差别。                          <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。（5） 通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。（6） 状态条件寄存器：保存由算术指令和逻辑指令

21、运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。5、中断处理过程包括哪些操作步骤？关闭中断标识 ,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.6、DMA方式和程序中断方式比较有什么不同？DMA：采用内在和外设直接数据交换的方式，只有当有一段数据传送时才会请求CPU中断， 减少了CPU的负担。程序中断：只适用于简单的少量外设的计算机系统，会耗费大量的CPU时间，当有大量中断时容易导致数据的丢失。7、按照冯诺依曼原理，现代计算机应具备哪些功能？答：按照冯诺依曼原理，现代计算机应具备以

22、下5个功能： 输入输出功能：能把原始数据和解题步骤及中间结果接收下来（输入），把计算结果与计算过程中出现的情况告诉（输出）给用户。 记忆功能：应能“记住”原始数据、解题步骤及中间结果。 计算功能：应能进行一些最基本的运算。这些基本运算能组成人们所需要的复杂运算。 判断功能：计算机在进行一步操作后，应能从预先无法确定的几种方案中选择一种操作方案。 自我控制功能：计算机应能保证程序执行的正确性和各部件间的协调性。8、用二进制数表示一个四位十进制的整数最少需要几位（不含符号位）。解：2X104，N4×1/214位。9、某机器字长16位，浮点表示时，其中含1位阶符、5位阶码、1位尾符、9位尾

23、数，请写出它能表示的最大浮点数和最小浮点数。解：最大浮点数2+21×（12-9）最小浮点数2+31×（12-9）。10、字符“F”的ASCII码为46H，请写出它的奇校验码和偶校验码（假定校验位加在最高位）。解：字符“F”的ASCII码为46H，奇校验码为10110110（B6H），偶校验码为00110110（36H）。11、试比较定点带符号数在计算机内的四种表示方法。答：带符号数在计算机内部的表示方法有原码、反码、补码和移码。原码表示方法简单易懂，实现乘、除运算简单，但用它实现加、减运算比较复杂。补码的特点是加、减法运算规则简单，正负数的处理方法一致。反码通常只用来计算补

24、码，由于用反码运算不方便，在计算机中没得到实际应用。移码由于保持了数据原有的大小顺序，便于进行比较操作，常用于浮点数中的阶码，使用比较方便。12、在检错码中，奇偶校验法能否定位发生错误的信息位？是否具有纠错功能？答：不能。没有。13、简述CPU的主要功能。CPU：包括运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数据加工。14、一个较完善的指令系统应包括哪几类？数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、字符串指令、特权指令等。15、指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。1. 指令和数据分开存放2. 设置程序计数器PC，

25、存放当前指令所在的存储单元。16、外围设备的I/O控制方式分哪几类？各具什么特点？（1） 程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单（2） 程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。（3） 直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。（4） 通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。（5） 外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一

26、般处理机。17、请说明指令周期、机器周期、时钟周期之间的关系。时钟周期是最基本的时间单位 一般是10ns机器周期是读一条指令最少的时间 一般是12倍的时钟周期指令周期是读出指令并且执行指令的时间 一般是几个机器周期18、CPU响应中断应具备哪些条件？允许中断触发器为“1”状态； CPU结束了一条指令的执行过程；新请求的中断优先级较高；19、比较水平微指令与垂直微指令的优缺点。(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差。(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。(3)由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点。垂直型微指令则相

27、反。(4)水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。四、综合应用题1、设有一个具有24位地址和8位字长的存储器，求：（1）该存储器能存储多少字节的信息？（2）若存储器由4M×1位的RAM芯片组成，需要多少片？（3）需要哪种译码器实现芯片选择？解： 存储单元数为22416M16777216，故能存储16M字节的信息。 由于存储容量为16MB（8位字长），每4M字节需要4片（位并联方式），故需芯片数为16/4×832片。 若用32片组成一个16M（8位字长），地址总线的低22位可直接连到芯片的A0-A21管脚，而地址总线的高2位（A22，A

28、23）需要通过2：4线译码器进行芯片选择。存储器组成方案为位并联和地址串联相结合的方式。存储器24位地址（A23-A0），而单个芯片22位地址（A21-A0），32片，8个芯片一组，共4组。所以采用2：4译码器。组成方案为：地址串联，位并联。 2、下图表示使用页表的虚实地址转换条件，页表存放在相联存储器中，其容量为8个存储单元，求：页号1230324该页在主存中的起始地址33154200025380007701289600066000044000015051648800005500003070000（1）当CPU按虚拟地址1去访问主存时，主存的实地码是多少？（2）当CPU按虚拟地址2去访问主存

29、时，主存的实地码是多少？（3）当CPU按虚拟地址3去访问主存时，主存的实地码是多少？解： 用虚拟地址为1的页号15作为页表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。 同理，主存实地址码96000012896128。 虚拟地址为3的页号为48，查页表时，发现此页面没在页表中，此时操作系统暂停用户作业程序的执行，转去查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不在主存中，则操作系统要将该页面从外存调入主存，然后将页号及其主存中的起始地址写入页表。3、某磁盘组有4个

30、盘片，5个记录面，每个记录面的内磁道直径为22cm，外磁道直径为33cm，最大位密度为1600b/cm，道密度为80道/cm，转速7200转速/分。 磁盘的总存储容量（非格式化）？最内圈磁道的容量=22*3.14*1600字节/道磁道数=（33-22）/2*80字节每面 最大数据传输率是多少？解： 总容量每面容量×记录面数每面容量某一磁道容量×磁道数某磁道容量磁道长×本道位密度所以，最内圈磁道的容量1600×22×3.14110528字节/道磁道数存储器域长×道密度（3322）/2×80253616000字节 最大数据传输率

31、转速×某磁道容量7200/60×11052813263360字节/秒4、某磁盘存储器的转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288B,最小磁道直径为230mm,共有275道.问：(1)磁盘存储器的存储容量是多少？(2)最大位密度，最小位密度是多少？(3)磁盘数据传输率是多少？(4)平均等待时间是多少？解： 磁盘存储器的存储容量=4×275×12288=13516800字节 因为最小半径R1=230/2=115， 最小磁道长度为2R1=2×3.14159×115=722.57mm 所以最高位密度=12288

32、/722.57=17字节 又因为最大半径R2=R1+275/5=115+55=170 最大磁道长度为2R2=2×3.14159×170=1068 所以最低位密度=12288/1068=11.5字节 磁盘数据传输率c=r×Nr=3000/60=50转/秒；N=12288字节/道所以c=50×12288=614400字节。 平均等待时间 = 旋转一圈时间的一半 = 1/（2×r）=1/(2×50)=10ms 5、有一个16K×16位的存储器，由1K×4位的DRAM芯片构成（芯片是64×64结构）问： （1）共

33、需要多少RAM芯片？ （2）画出存储体的组成框图。 （3）采用异步刷新方式，如单元刷新间隔不超过ms，则刷新信号周期是多少？解：（1）存储器的总容量为16K×16位=256K位，用DRAM芯片为1K×4位=4K位，故芯片总数为： 256K位/4K位 = 64片（2）由于存储单元数为16K，故地址长度为14位（设A13A0）。芯片单元数为1K则占用地址长度为10位（A9A0）。每一组16位（4片），共16组，组与组间译码采用4：16译码。组成框图如图所示。 (3) 采用异步刷方式，在2ms时间内分散地把芯片64行刷新一遍，故刷新信号的时间间隔为2ms/64 = 31.25s，

34、即可取刷新信号周期为30s。7、CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，问：（1）cache/主存系统的效率是多少；（2）平均访问时间是多少；解：h=Nc /(Nc +Nm )=1900/(1900+100)=0.95 r=tm /tc =250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3% ta =tc /e=50ns/0.833=60ns 8、某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存

35、取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求：（1）Cache的命中率是多少？（2）CPU访问内存的平均访问时间是多少？（3）Cache/主存系统的效率是多少？解： 命中率H（4500340）/ 45000.92。 CPU访存的平均时间T0.92×45(10.92)×20057.4ns cache-主存系统的效率e45/57.4=789、已知cache/主存系统效率为85%，平均访问时间为60 ns，cache比主存快4倍，求主存存储器周期是多少？cache 命中率是多少？因为 Ta=Tc/e  

36、60; 所以 Tc=Ta×e =60×0.85=51ns (cache存取周期)；r=4,  Tm=Tc×r =510×4 =204ns (主存存取周期)；因为 e =1/r+(1-r)H    所以H= 2 .4/2.55 = 0.94；15、已知cache命中率0.98，主存比cache慢倍，已知主存存取周期为200ns，求cahce主存系统的效率和平均访问时间。 r = t m/t c = 4     t c = t m /4 = 50nse = 1/r+(1-r)h

37、= 1/4+(1-4)×0.98t a = t c /e = t c ×4-3×0.98 = 50×1.06 = 53ns。10、用异步方式传送ASCII码，数据格式为：数据位8位、奇校验位1位、停止位1位。当波特率为4800b/s时，每个字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率又是多少？解：每个字符包含10位，因此字符传送速率为：4800÷10480字符/s每个数据位长度T1÷48000.208ms数据位传输速率为8×4803840位/秒。11、假定某外设向CPU传送信息最高频率为40K次/秒，而

38、相应中断处理程序的执行时间为40S，问该外设能否用中断方式工作？解：外设传送一个数据的时间1/40×25S，所以请求中断的周期为25S，而相应中断处理程序的执行时间为40S，这样会丢失数据，故不能采用中断方式。12、在一个16位的总线中，若时钟频率为100MHz，总线数据周期为5个时钟周期传输一个字。试计算总线的数据传输率。解：时钟频率为100MHz，所以5个时钟周期5×10ns50ns数据传输率16bit/0.5ns40×106字节/秒13、某总线在一个总线周期中并行传送4个字节的数据，若一个总线周期等于一个时钟周期，总线频率为33MHz，问总线带宽是多少？若一

39、个总线周期中并行传送64位数据，总线时钟提高为66MHz，问总线带宽是多少？分析影响带宽的有哪些因素？解：设带宽用Dr表示，总线时钟周期用T1/f 表示，一个总线周期传送的数据量用D表示，根据定义可得DrD/TD×f4B×33×106/S132MB/S因为64位8B，所以DrD/TD×f8B×66×106/S528MB/S总线带宽是总线能提供的数据传送速率，通常用每秒传送信息的字节数（或位数）来表示。影响总线带宽的主要因素有：总线宽度、传送距离、总线发送和接收电路工作频率限制及数据传送形式。14、在异步串行传输系统中，若每秒可传输20

40、个数据帧，一个数据帧包含1个起始位、7个数据位、一个奇校验位和1个结束位。试计算其波特率和比特率。解：波特率（1+7+1+1）×20200b/s，比特率20×7140b/s。16、设有两个十进制数：x= -0.875×21，y=0.625×22。（1） 将x，y的尾数转换为二进制补码形式。（2） 设阶码2位，阶符1位，数符1位，尾数3位。通过补码运算规则求出z=x-y的二进制浮点规格化结果。答:(1)设S1为X的尾数,S2为Y的尾数,则S1=(-0.875)10=(-0.111)2,S1补=1.001,S2=(0.625)10=(+0.101)2,S2补

41、=0.101.(2)对阶:设X的阶码为JX,Y的阶码为JY,JX=(+01)2,JY=(+10)2,JX-JY=(-01)2,小阶的尾数S1右移一位S1=(-0.0111)2,JX阶码加1,则JX=(10)2=JY,S1经舍入后,S1=(-0.100)2,对阶完毕.X的补码浮点格式:010 1100,Y的补码浮点格式:010 0101.尾数相减:S1补=11.100,-S2补=11.011,S1-S2补=S1补+-S2补=10.111,尾数求和绝对值大于1,尾数右移一位,最低有效位舍掉,阶码加1,则S1-S2补=11.011(规格化数),JZ=11规格化结果:011 101117、设机器字长1

42、6位，主存容量128K字节，指令字长度16位或32位，共78条指令，设计计算机指令格式，要求有直接，立即数，相对，变址四种寻址方式。参考此例：某计算机字长为16位，主存容量为64K字，采用单字长单地址指令，共有40条指令。试采用直接、立即、变址、相对四种寻址方式设计指令格式。答：根据题意，40种指令至少需6位OP；四种寻址方式至少需用2位表示；主存为640K，则地址需要20位，而机器字长为16位，所以只能用分段方式来实现，设段寄存器为16位，作为段内地址的位移量可以在指令指定的寄存器中，可设计如下格式：15 10 9 8 7 0OPX(2)D(8) X = 00 直接寻址方式 E = D X

43、= 01 立即寻址方式 X = 10 变址寻址方式 E = （R）+D X = 11 相对寻址方式 E = （PC）+D18、有一台磁盘机，其平均寻道时间为30ms,平均旋转等待时间为10ms,数据传输率为500B/ms,磁盘机口存放着1000件，每件3000B的数据，现欲把一件件数据取走，更新后再放回原地，假设一次取出或写入所需时间为：平均寻道时间 + 平均等待时间 + 数据传送时间，另外使用CPU更新信息所需的时间为4ms,并且更新时间因输入输出操作不相重叠，试问：（1）更新磁盘上全部数据需多少时间？（2）若磁盘机旋转速度和数据传输率都提高一倍，更新全部数据需多少时间？参考此例：14有一台

44、磁盘机，其平均寻道时间为了30ms,平均旋转等待时间为120ms，数据传输速率为500B/ms，磁盘机上存放着1000件每件3000B 的数据。现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传送时间 另外，使用CPU更新信息所需时间为4ms, 并且更新时间同输入输出操作不相重叠。 试问：（1） 盘上全部数据需要多少时间？（2） 若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？解：（1）磁盘上总数据量 = 1000×3000B = 3000000B 读出全部数据所需时间为 3000000B ÷ 500B /

45、 ms = 6000ms 重新写入全部数据所需时间 = 6000ms 所以，更新磁盘上全部数据所需的时间为 ：2×（平均找道时间 + 平均等待时间 + 数据传送时间 ）+ CPU更新时间 = 2（30 + 120 + 6000）ms + 4ms = 12304ms(2) 磁盘机旋转速度提高一倍后，平均等待时间为60ms；数据传输率提高一倍后，数据传送时间变为：3000000B ÷ 1000B / ms = 3000ms更新全部数据所需时间为：2 ×（30 + 60 + 3000）ms + 4ms = 6184ms19、现有一64K×2位的存储器芯片，欲设

46、计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。设地址线x根，数据线y根，则 2x·y=64K×2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14 因此，当数据线为1或2时，引脚之和为18 故：共有2种解答一、基本概念指令周期，CPU周期（机器周期），存储周期，刷新周期，流水线周期，流水线加速比，相联存储器，cache存储器，cache的三种映射方式，控制存储器，虚拟存贮器，存储器三级结构，动态SRAM特点，静态SRAM特点，微程序控制器及组成，硬布线控制器，微指令格式，微指令的编码方式，指令流水

47、线，算术流水线，并行处理技术， 流水线中的主要问题，输入/输出的信息交换方式，程序中断，补码运算的溢出判断（双符号法与单符号法），n位机器数（原码、反码、补码、移码）表示的范围，先行进位，串行进位，矩阵乘法器、矩阵除法器、规格化小数标准，浮点数的表示方法，指令寻址方式，操作数寻址方式，总线的特性。二、选择题练习 1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。A. 阶符与数符相同为规格化数B. 阶符与数符相异为规格化数C. 数符与尾数小数点后第一位数字相异为规格化数D. 数符与尾数小数点后第一位数字相同为规格化数 2、16位字长的定点数，采用2的补码形式表示时,所能表示的整数范

48、围是_。A . -215 +（215 -1） B. -（215 1） +（215 1） C. -（215 + 1） +215 D. -215 +215 3、 容量是128M*32的内存，若以字节编址，至少需要_根地址线。A. 16 B. 29 C. 27 D. 324、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是_。A、064K B、032K C、064KB D、032KB5、主存贮器和CPU之间增加cache的目的是_。A. 扩大主存贮器的容量 B. 解决CPU和主存之间的速度匹配问题C. 扩大CPU中通用寄存器的数量 D. 既扩大主存的容量，又扩大CPU通用寄

49、存器的数量6、以某个寄存器的内容为操作数地址的寻址方式称为_寻址。A. 直接 B. 间接 C. 寄存器直接 D. 寄存器间接7、 在cache的映射方式中不需要替换策略的是_。A. 全相联映射方式B. 直接映射方式C. 组相联映射方式8、 在CPU中跟踪指令后继地址的寄存器是_。A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器9、. 微程序控制器中，机器指令与微指令的关系是_。A. 每一条机器指令由一条微指令来执行B. 每一条机器指令由一段微程序来解释执行C. 每一段机器指令组成的程序可由一条微指令来执行D. 每一条微指令由机器指令来解释执行10、 微程序控制存储器容量为

50、128 X 36位，测试条件有4个，微指令采用水平格式，则对应的3个字段长度分配是 。A . 控制字段29位，测试字段2位，微地址字段5位B . 控制字段26位，测试字段4位，微地址字段6位C . 控制字段25位，测试字段4位，微地址字段7位D . 控制字段26位，测试字段2位，微地址字段8位11、 SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，16 。12、 四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能_。A.行波进位 B.组内先行进位，组间先行进位C.组内先行进位，组间

51、行波进位 D.组内行波进位，组间先行进位13、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是_。A.DRAM B.SRAM C.闪速存储器 D.EPROM14、相联存储器是按_ 进行寻址的存储器。 A地址指定方式 B堆栈存取方式 C内容指定方式 D。地址指定与堆栈存取方式结合15、操作控制器的功能是_。A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令16、 以下四种类型指令中，执行时间最长的是_。A .RR型指令 B. RS型指令 C SS型指令 D. 程序控制指令17、在多级存储体系中，“cache主存”结构的作用是解决_的问题。A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与C