计算机组成原理第三章

1、第第3 3章章 系统总线系统总线3.1 总线的基本概念总线的基本概念3.2 总线的分类总线的分类3.3 总线特性及性能指标总线特性及性能指标3.4 总线结构总线结构3.5 总线控制总线控制3.1 总线的基本概念总线的基本概念一、系统互连一、系统互连分散连接分散连接 内部连线十分复内部连线十分复杂，布线困难杂，布线困难 扩展性差扩展性差 效率高效率高processormemoryI/O Interface（adapter）I/O Interface（adapter）I/O deviceI/O device主机 存储器 运算器运算器 控制器 输入设备输出设备各部件之间通各部件之间通过单独的连线过单

2、独的连线进行连接进行连接各部件连到一各部件连到一组公共信息传组公共信息传输线上输线上总线连接总线连接 简洁简洁 扩展性好扩展性好 共享竞争共享竞争1970年年DEC公司公司PDP-11小型小型计算机首次采用总线技术计算机首次采用总线技术二、总线二、总线总线上信息的传送总线上信息的传送串行串行并行并行l定义：定义：是连接多个部件的传输线，是各个部件共享的传输介质。是连接多个部件的传输线，是各个部件共享的传输介质。 总线的关键特征是共享传输线。总线的关键特征是共享传输线。processormemoryI/O Interface（adapter）I/O Interface（adapter）I/O d

3、eviceI/O device主机l 总线的两个特点：总线的两个特点： 任意时刻只能有一个设备向总线发送任意时刻只能有一个设备向总线发送信息信息 多个部件可以同时从总线接受相同的信多个部件可以同时从总线接受相同的信息息 三、总线结构计算机举例三、总线结构计算机举例1. 面向面向 CPU 的双总线结构框图的双总线结构框图中央处理中央处理 器器 CPUI/O总线总线M总总线线主存储器主存储器 M.MI/O接口接口 外部外部 设备设备1 外部外部 设备设备2I/O接口接口I/O接口接口 外部外部 设备设备n单总线（系统总线）单总线（系统总线）2. 单总线结构框图单总线结构框图 CPU M.M I/O

4、接口接口 外部外部 设备设备1 外部外部 设备设备2 I/O接口接口 外部外部 设备设备n I/O接口接口3. 以存储器为中心的双总线结构框图以存储器为中心的双总线结构框图系统总线系统总线 M.M CPU I/O接口接口 外部外部 设备设备1 外部外部 设备设备n I/O接口接口存储总线存储总线 片内总线片内总线是指芯片内部的总线。是指芯片内部的总线。如在如在CPUCPU芯片内部，寄存器和芯片内部，寄存器和寄存器之间、寄存器和算逻单寄存器之间、寄存器和算逻单元元ALUALU之间都有总线连接。之间都有总线连接。 系统总线系统总线是指是指CPUCPU、主存、主存、I/OI/O（通过（通过I/OI/

5、O接口）各大部件之间的信接口）各大部件之间的信息传输线。息传输线。又叫板级总线和板间总线又叫板级总线和板间总线如如ISAISA、PCIPCI等。等。 通信总线通信总线是指计算机系统之间或计算机是指计算机系统之间或计算机系统与其他系统（如控制仪表系统与其他系统（如控制仪表等）之间的通信传输线。等）之间的通信传输线。IDEIDE、SCSISCSI、USBUSB、RSRS232232processormemoryI/O Interface（adapter）I/O Interface（adapter）I/O deviceI/O device主机片内总线系统总线通信总线3.2 总线的分类总线的分类 数据

6、总线数据总线（DBDB）：用来传输各功能部件之间的数据，数用来传输各功能部件之间的数据，数据总线是双向的据总线是双向的数据总线的条数称为数据总线的条数称为数据总线宽度数据总线宽度。比如，。比如，16位总线，指其位总线，指其数据总线为数据总线为16根。根。 地址总线地址总线（ABAB）：用来指明用来指明CPUCPU欲访问的存储单元或欲访问的存储单元或I/OI/O端口的地址，它是单向传输的。端口的地址，它是单向传输的。 地址线的位数与存储单元的个数有关，如地址线为地址线的位数与存储单元的个数有关，如地址线为20根，则根，则对应的存储单元个数为对应的存储单元个数为220。 控制总线控制总线（CBCB

7、）：用来发出各种控制信号的传输线。总用来发出各种控制信号的传输线。总体而言，控制信号既有出，又有入。体而言，控制信号既有出，又有入。 3.3 总线特性及性能指标总线特性及性能指标CPU 插件板插件板M.M 插件板插件板I/O插件板插件板一、总线物理实现一、总线物理实现BUS二、总线特性二、总线特性是指总线在机械连接方式上的一些性能。是指总线在机械连接方式上的一些性能。如插头和插座使用的标准，它们的几何尺寸、形状、引如插头和插座使用的标准，它们的几何尺寸、形状、引脚的个数以及排列的顺序，接头处的可靠接触等等。脚的个数以及排列的顺序，接头处的可靠接触等等。是指总线的每一根传输线上信号的传输方向和是

8、指总线的每一根传输线上信号的传输方向和有效的电平范围。有效的电平范围。如低电平表示逻辑如低电平表示逻辑“1”1”，并要求电平低于，并要求电平低于3V3V；高电；高电平表示逻辑平表示逻辑“0”0”，并要求高电平高于，并要求高电平高于3V3V。是指总线中每根信号传输线的功能。是指总线中每根信号传输线的功能。是指总线中的任一根信号传输线在什么时间内是指总线中的任一根信号传输线在什么时间内有效。有效。为了正确传输数据信息，每条总线上的各种信号，互相为了正确传输数据信息，每条总线上的各种信号，互相存在着一种有效时序的关系，因此，时间特性一般可用存在着一种有效时序的关系，因此，时间特性一般可用信号时序图来

9、描述。信号时序图来描述。三、总线性能指标三、总线性能指标是指数据总线的根数是指数据总线的根数，用用bitbit（位）表示，如（位）表示，如8 8位、位、1616位、位、3232位、位、6464位（也即位（也即8 8根、根、1616根、根、3232根、根、6464根数据根数据线）。线）。即单位时间内总线上传输数据的即单位时间内总线上传输数据的位数位数，用用MB/sMB/s（每秒多少兆字节）表示。（每秒多少兆字节）表示。例：总线工作频率33MHz，总线宽度32位，则标准传输率 3332/8132MB/s。通常地址总线与数据总线在物理上是分开的两种通常地址总线与数据总线在物理上是分开的两种总线。为提

10、高总线的利用率，将地址总线和数据总线共用一组总线。为提高总线的利用率，将地址总线和数据总线共用一组物理线，在某一时刻该总线传输地址信号，另一时刻传输数据物理线，在某一时刻该总线传输地址信号，另一时刻传输数据信号或命令信号。信号或命令信号。即地址总线、数据总线和控制总线三种总线的即地址总线、数据总线和控制总线三种总线的根数总和。根数总和。包括并发工作、自动配置、仲裁方式、逻包括并发工作、自动配置、仲裁方式、逻辑方式、计数方式等。辑方式、计数方式等。通常用可连接扩增电路板数来反映总线的负载通常用可连接扩增电路板数来反映总线的负载能力。能力。如电源电压是如电源电压是5V5V还是还是3.3V3.3V、

11、总线能否扩展至、总线能否扩展至6464位宽位宽度等。度等。总线上的数据与时钟同步工作的总线称为总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线。同步总线，与时钟不同步工作的总线称为异步总线。 四、总线标准四、总线标准 为了使系统设计简化，模块生产批量化，确保其性能稳定，质量为了使系统设计简化，模块生产批量化，确保其性能稳定，质量可靠，便于维护，人们开始研究如何建立总线标准，完成系统设计和可靠，便于维护，人们开始研究如何建立总线标准，完成系统设计和模块制作。模块制作。概念概念：所谓：所谓，可视为系统与各模块、模块与模块之间的，可视为系统与各模块、模块与模块之间的一

12、个互连的标准界面。一个互连的标准界面。 这个界面两端的任一方只需根据总线标准的要求完成自身这个界面两端的任一方只需根据总线标准的要求完成自身一面接口的功能要求，而无需了解对方接口与总线的连接要一面接口的功能要求，而无需了解对方接口与总线的连接要求。求。 因此，按总线标准设计的接口可视为通用接口。因此，按总线标准设计的接口可视为通用接口。3.4 总线结构总线结构一、单总线结构一、单总线结构单总线（系统总线）单总线（系统总线） CPU M.M I/O接口接口 外部外部 设备设备1 外部外部 设备设备2 I/O接口接口 外部外部 设备设备n I/O接口接口1. 双总线结构双总线结构具有特殊功能的处理

13、器具有特殊功能的处理器由通道对由通道对I/O统一管理统一管理通道通道 I/O接口接口 设备设备n I/O接口接口 设备设备0 CPU主存主存主存总线主存总线I/O总线总线二、多总线结构二、多总线结构2. 三总线结构三总线结构主存总线主存总线DMADMA总线总线I/O总线总线 CPU 主存主存设备设备1设备设备n高速外设高速外设I/O接口接口I/O接口接口I/O接口接口 任一时刻只能使用一种总线任一时刻只能使用一种总线 主存总线与主存总线与DMADMA总线不能同时对主存进行存取总线不能同时对主存进行存取 I/OI/O总线只有在总线只有在CPUCPU执行执行I/OI/O指令时才用到指令时才用到3.

14、 三总线结构的又一形式三总线结构的又一形式局域网局域网系统总线系统总线CPUCache局部总线局部总线扩展总线接口扩展总线接口扩展总线扩展总线Modem串行接口串行接口SCSI局部局部I/O控制器控制器主存主存4. 四总线结构四总线结构主存主存扩展总线接口扩展总线接口局域网局域网SCSI多媒体多媒体CPU调制解调器调制解调器串行接口串行接口FAX系统总线系统总线局部总线局部总线高速总线高速总线扩展总线扩展总线图形图形Cache/桥桥1. 传统微型机总线结构传统微型机总线结构三、总线结构举例三、总线结构举例存储器存储器SCSI II控制器控制器主存控制器主存控制器ISA EISA8 MHz16

15、6位数据通路位数据通路标准总线控制器标准总线控制器33 MHz3232位数据通路位数据通路系统总线系统总线调制解调器调制解调器多媒体多媒体高速局域网高速局域网高性能图形高性能图形 CPU2. VL-BUS局部总线结构局部总线结构33 MHz的的3232位数据通路位数据通路系统总线系统总线ISA EISA多媒体多媒体高速局域网高速局域网高性能图形高性能图形调制解调器调制解调器图文传真图文传真8 MHz的的1616位数据通路位数据通路标准总线标准总线 控制器控制器CPU主存控制器主存控制器存储器存储器局部总线局部总线 控制器控制器 SCSI控制器控制器VL BUS3. PCI 总线结构总线结构CP

16、U多媒体多媒体PCI 桥桥高速局域网高速局域网高性能图形高性能图形调制解调器调制解调器图文传真图文传真PCI 总线总线系统总线系统总线33 MHz的的32位数据通路位数据通路8 MHz的的16位数据通路位数据通路ISA EISA标准总线标准总线 控制器控制器 SCSI 控制器控制器存储器存储器4. 多层多层 PCI 总线结构总线结构PCI总线总线2存储器存储器桥桥0桥桥4 PCI设备设备桥桥5总线桥总线桥桥桥3桥桥1设备设备桥桥2第一级桥第一级桥第二级桥第二级桥第三级桥第三级桥PCI总线总线4PCI总线总线5PCI总线总线3PCI总线总线1PCI总线总线0存储器总线存储器总线 标准总线标准总线

17、CPUPentium计算机主板总线结构图计算机主板总线结构图CPU、RAM、ROM、控制芯片组等芯片控制芯片组等芯片之间的信号连接线之间的信号连接线称为称为CPU总线。总线。CPU总线针对具体总线针对具体处理器设计，因此处理器设计，因此没有统一的规范。没有统一的规范。这是一个三总线结这是一个三总线结构，即有构，即有CPU总线、总线、PCI总线和总线和ISA总线。总线。CPU总线的时总线的时钟频率为钟频率为66.6MHz，CPU内部时钟内部时钟是此时钟频率是此时钟频率的倍频。此总的倍频。此总线可连接线可连接4-128M内存。内存。主存控制器和主存控制器和Cache控制器控制器芯片用来管理芯片用来

18、管理CPU对对主主存和存和Cache的存取的存取操作。操作。PCI总线用来连接高总线用来连接高速的速的I/O设备模块，设备模块，如显卡等。如显卡等。通过通过“桥桥”芯片，芯片，PCI总线上连总线上连CPU总接，下连总接，下连ISA总线。总线。ISA总线连总线连接低速接低速IO设备，支持设备，支持7个个DMA通通道和道和15级可级可屏蔽硬件中屏蔽硬件中断。断。CPU总线、总线、PCI总线总线和和ISA总线通过两个总线通过两个“桥桥”芯片连成整芯片连成整体。桥芯片起到了体。桥芯片起到了信号速度缓冲、电信号速度缓冲、电平转换和控制协议平转换和控制协议转换的作用。转换的作用。典型总线接口典型总线接口3

19、.5 总线控制总线控制 由于总线上连接着许许多多个部件，由于总线上连接着许许多多个部件，什么时候由哪什么时候由哪个部件发送信息个部件发送信息；如何给信息传送定时如何给信息传送定时；如何防止信息如何防止信息丢失丢失；如何避免多个部件同时发送如何避免多个部件同时发送；如何规定接受信息如何规定接受信息的部件的部件等等一系列问题，都需要由等等一系列问题，都需要由统一管理。统一管理。它主要包括它主要包括或称或称和和。一、总线判优控制一、总线判优控制 主设备主设备(模块模块)对总线有对总线有 控制权控制权 从设备从设备(模块模块)响应响应 从主设备发来的总线命令从主设备发来的总线命令 总线判优控制总线判优

20、控制分布式分布式集中式集中式链式查询链式查询计数器定时查询计数器定时查询独立请求方式独立请求方式1. 链式查询方式链式查询方式总总线线控控制制部部件件I/O接口接口1BSBRI/O接口接口1I/O接口接口nBG数据线数据线地址线地址线BS -总线忙总线忙BR-总线请求总线请求BG-总线同意总线同意I/O接口接口2 链式查询方式的主要特点：链式查询方式的主要特点： 越靠近控制器的模块，优先级越高；越靠近控制器的模块，优先级越高； 链形优先级存在传播延迟，这种延迟与模块数链形优先级存在传播延迟，这种延迟与模块数成正比，所以判优速度较慢，一般只接少量成正比，所以判优速度较慢，一般只接少量（几个）模块

21、；（几个）模块； 链形结构，一个故障，链失效，对电路故障敏链形结构，一个故障，链失效，对电路故障敏感；感； 结构校简单，造价较低。结构校简单，造价较低。 0BS -总线忙总线忙BR-总线请求总线请求总总线线控控制制部部件件数据线数据线地址线地址线I/O接口接口1BSBRI/O接口接口1I/O接口接口n设备地址设备地址2. 计数器定时查询方式计数器定时查询方式I/O接口接口2 计数器计数器设备地址设备地址 1 计数器定时查询方式的主要特点：计数器定时查询方式的主要特点：计数方式与优先次序直接相关。计数方式与优先次序直接相关。 计数可以从计数可以从“0”0”开始，此时设备的优先次序是固定开始，此时

22、设备的优先次序是固定的；的； 计数也可以从终止点开始，即是一种循环方法，此计数也可以从终止点开始，即是一种循环方法，此时设备使用总线的优先级相等；时设备使用总线的优先级相等； 计数的初始值还可由程序设置，故优先次序可以改计数的初始值还可由程序设置，故优先次序可以改变。变。对电路故障不如链式查询方式敏感，但增加了主控制对电路故障不如链式查询方式敏感，但增加了主控制线（设备地址）线（设备地址） ，控制也较复杂。，控制也较复杂。排队器排队器排队器排队器3. 独立请求方式独立请求方式总总线线控控制制部部件件数据线数据线地址线地址线I/O接口接口1I/O接口接口2I/O接口接口nBR0BG0BR1BG1

23、BRnBGnBG-总线同意总线同意BR-总线请求总线请求判优速度快，且与模块数无关；判优速度快，且与模块数无关；所需所需“请求线请求线”和和“允许线允许线”较多，较多，n n个模块需要个模块需要2n2n条。条。二、总线通信控制二、总线通信控制1. 目目 的的解决通信双方如何获知传输开始和传解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何输结束，以及通信双方如何协调如何配合。配合。 2. 总线传输周期总线传输周期主模块申请主模块申请，总线仲裁决定，总线仲裁决定主模块向从模块主模块向从模块 给出地址给出地址 和和 命令命令主模块和从模块主模块和从模块 交换数据交换数据主模块主模块

24、撤销有关信息撤销有关信息，让出总线使用权，让出总线使用权 申请分配阶段申请分配阶段寻址阶段寻址阶段传数阶段传数阶段结束阶段结束阶段完成一次总线操作的时间完成一次总线操作的时间 通信双方由通信双方由统一时标统一时标控制数据传送称为控制数据传送称为同同步通信步通信。 时标通常由时标通常由CPU的总线控制部件发出，送的总线控制部件发出，送到总线上的所有部件；也可以由每个部件各自到总线上的所有部件；也可以由每个部件各自的时序发生器发出，但是必须有总线控制部件的时序发生器发出，但是必须有总线控制部件发出的时钟信号对它们进行同步。发出的时钟信号对它们进行同步。（1）同步通信）同步通信 3. 总线通信的四种

25、方式总线通信的四种方式n 同步式数据输入传输同步式数据输入传输T1总线传输周期总线传输周期T2T3T4 时钟时钟 地址地址 读读命令命令 数据数据总线上两个部件完总线上两个部件完成一次完整而可靠成一次完整而可靠的传输时间的传输时间 主模块在主模块在T1时刻时刻发出地址信息发出地址信息T2时刻发出读命令；从时刻发出读命令；从模块按照所指定的地址模块按照所指定的地址和命令进行一系列内部和命令进行一系列内部动作，必须在动作，必须在T3时刻前时刻前找到找到CPU所需的数据，所需的数据，并送到数据总线上并送到数据总线上 CPU在在T3时刻开始，时刻开始，一直维持到一直维持到T4时刻，时刻，可以从数据线上

26、获取可以从数据线上获取信息并送到其内部寄信息并送到其内部寄存器中存器中 T4时刻开始输入设备不再时刻开始输入设备不再向数据总线上传送数据，向数据总线上传送数据，撤消它对数据总线的驱动，撤消它对数据总线的驱动，从从T4起，数据总线呈浮空起，数据总线呈浮空状态状态 n 同步式数据输出传输同步式数据输出传输T1总线传输周期总线传输周期T2T3T4 时钟时钟 地址地址 写写命令命令 数据数据主模块发地址主模块发地址 主模块提供数据主模块提供数据 主模块发出写命令，主模块发出写命令，从模块接收到命令后，从模块接收到命令后，必须在规定时间内将必须在规定时间内将数据总线上的数据写数据总线上的数据写到地址总线

27、所指明的到地址总线所指明的单元中单元中 主模块撤消写命主模块撤消写命令和数据等信号令和数据等信号 同步通信方式的优点与缺点同步通信方式的优点与缺点:优点优点模块间的配合简单一致；模块间的配合简单一致；缺点缺点主从模块时间配合属强制性同步，必主从模块时间配合属强制性同步，必 须按速度最慢的部件来设计公共时须按速度最慢的部件来设计公共时 钟，严重影响总线的工作效率钟，严重影响总线的工作效率 。适用场合适用场合同步通信一般用于总线长度较同步通信一般用于总线长度较 短，各部件存取时间比较一致的场合。短，各部件存取时间比较一致的场合。 例例3.13.1 假设总线的时钟频率为假设总线的时钟频率为100MH

28、z，总线的传输周期为，总线的传输周期为4个时个时钟周期，总线宽度为钟周期，总线宽度为32位，试求总线的数据传输率。若想提高一位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？倍数据传输率，可采取什么措施？异步通信方式克服了同步通信的缺点，允许异步通信方式克服了同步通信的缺点，允许，给设计者充分的灵活性和选择余地。，给设计者充分的灵活性和选择余地。（2 2）异步通信异步通信CPUI/O接口读/写地址数据ReqACK异步通信方式异步通信方式，而是采用，而是采用应答方式应答方式（又称（又称握手方式）：即当主模块发出请求握手方式）：即当主模块发出请求(Request)信号时，一直等信号

29、时，一直等待从模块反馈回来待从模块反馈回来“响应响应”(Acknowledge)信号后，才开始通信号后，才开始通信。当然，这就要求主从模块之间要增加两条应答线。信。当然，这就要求主从模块之间要增加两条应答线。异步通信方式分为三种类型：异步通信方式分为三种类型： 不互锁方式不互锁方式 半互锁方式半互锁方式 全互锁方式全互锁方式不互锁不互锁半互锁半互锁全互锁全互锁主设备主设备从设备从设备请请求求回回答答异步通信可用于并行传送或异步通信可用于并行传送或串行传送串行传送。异步串行通信时，没有同步时钟。为了确认被传送的异步串行通信时，没有同步时钟。为了确认被传送的字符字符，约定，约定字符格式如下：字符格

30、式如下：波特率波特率指单位时间内传送二进制数据的位数，单位指单位时间内传送二进制数据的位数，单位bps（位（位/秒），记作波特。秒），记作波特。比特率比特率指单位时间内传送二进制有效数据的位数，单位指单位时间内传送二进制有效数据的位数，单位bps（位（位/秒）。秒）。例例3.23.2 在异步串行传输系统中，假设每秒传输在异步串行传输系统中，假设每秒传输120个数据帧，其字个数据帧，其字符格式规定包括符格式规定包括1个起始位、个起始位、7个数据位、个数据位、1个奇校验位、个奇校验位、1个终止个终止位，试计算波特率。位，试计算波特率。例例3.33.3 画图说明用异步串行传输方式发送画图说明用异步串

31、行传输方式发送8位十六进制数据位十六进制数据95H。要求字符格式为：要求字符格式为：1位起始位、位起始位、8位数据位、位数据位、1位偶校验位、位偶校验位、1位终位终止位。止位。例例3.43.4 在异步串行传输系统中，若字符格式为在异步串行传输系统中，若字符格式为：1位起始位、位起始位、8位数位数据位、据位、1位奇校验位、位奇校验位、1位终止位。假设波特率为位终止位。假设波特率为1200bps，求这时的比，求这时的比特率。特率。 按同步方式定时，又能像异步通信那样，允许不按同步方式定时，又能像异步通信那样，允许不同速度的模块和谐地工作同速度的模块和谐地工作 增设了一条增设了一条“等待等待”(WA

32、IT)(WAIT)响应信号线响应信号线 在在T T2 2/T/T3 3之间插入之间插入T Tw w（3 3）半同步）半同步通信通信 以读命令为例，半同步通信时序为：以读命令为例，半同步通信时序为： T T1 1：主模块发地址：主模块发地址 T T2 2：主模块发读命令：主模块发读命令 T Tw w：当：当WAITWAIT信号为低电平有效时，进入等待，其时间间隔与信号为低电平有效时，进入等待，其时间间隔与T T统一统一 T Tw w：当：当WAITWAIT信号为低电平有效时，进入等待，其时间间隔与信号为低电平有效时，进入等待，其时间间隔与T T统一统一 T T3 3：从模块提供数据：从模块提供数

33、据 T T4 4：主模块撤销读命令：主模块撤销读命令 读读 命令命令WAIT 地址地址 数据数据 时钟时钟总线传输周期总线传输周期T1T2TWTWT3T4(4) 半同步通信半同步通信 （同步同步、异步异步 结合）结合）半同步通信方式的特点半同步通信方式的特点 半同步通信方式集同步与异步通信之优点，适用半同步通信方式集同步与异步通信之优点，适用于系统工作速度不高，但又包含了许多工作速度于系统工作速度不高，但又包含了许多工作速度差异较大的各类设备的简单系统。差异较大的各类设备的简单系统。 半同步通信控制方式比异步通信简单，可靠性较半同步通信控制方式比异步通信简单，可靠性较高。高。 半同步通信方式的缺点是对系统时钟频率不能要半同步通信方式的缺点