基于FPGA的通用开关电源控制器硬件模拟开发平台的设计与实现

1、基于FPGA的通用开关电源控制器硬件模拟开发平台的设计与实现苏晓剑1，廖晓钟1，胡 静2，J 时间:2008年06月04日 字 体: 大 中 小关键词:摘要：关键词： FPGA 离线开关电源 开关电源控制器 硬件模拟1 通用硬件模拟开发平台的组成此通用IC控制器硬件模拟开发平台主要由两部分组成：数字电路部分(包括一块FPGA开发板)和模拟电路部分(包括一块模拟电路板、一块参考电源板和一块驱动电路板)。此平台的结构框图如图 1所示。1.1 数字电路部分1.2 模拟电路部分2 开关电源控制器硬件模拟的实现通过对FPGA的逻辑功能编程以及模拟电路功能模块的组合，可以实现开关电源PWM控制器各个功能模

2、块的硬件模拟，如振荡器模块、软启动模块、PWM生成模块以及保护电路模块等。2.1 振荡器模块的实现振荡器模块用来产生一定频率的触发脉冲，此模块可以直接由FPGA得到，其原理图如图2所示。由外部晶振产生的50MHz时钟信号经过一次分频模块CLKDLL得到20MHz的时钟信号，然后再经过一个可以自由设定参数的二次分频器，得到所需要的时钟频率信号。其中，一次分频模块CLKDLL为Xilinx公司的标准库函数；二次分频模块利用VHDL语言编写逻辑程序予以实现。2.2 软启动模块的实现为避免开关电源开启时在输入端产生过大的冲击电流，其控制芯片内部集成有软启动模块。软启动电路有多种实现方法，利用通用硬件模

3、拟平台可以模拟出相应的软启动电路。此模式的软启动电路如图3所示，由上拉电阻RSoft-Start和外加电容Css实现。当模拟平台开启时，5V基准源通过上拉电阻RSoft-Start向Css充电，软启动时间由时间常数决定，TSoft-Start=2=2RSoft-StartCss；当模拟平台关闭时，由FPGA产生Reset信号，开通Qss，使Css放电，以保证下次重新启动模拟平台时，Css的电压从零开始上升。启动过程的波形如图4所示。?另一种软启动模式为数字式软启动模式。其设计思想是通过控制三个开关管的开通顺序，得到一逐次上升的阶梯形电压VSofts，从而达到软启动的目的。软启动的时间可以通过切

4、换时间t确定，即TSoft-Start=7t。启动过程的波形如图5所示。2.3 PWM生成模块的实现此硬件模拟平台可以实现电压型及电流型脉宽调制方式。电流型PWM发生器的实现电路如图6所示，其开通信号由时钟脉冲触发；关断信号由变压器原边电流信号和输出电压反馈信号决定。变压器原边的电流反馈信号(由采样电阻经CS端得到)放大后，与输出电压反馈信号(Reg)比较，当二者电压信号相等时，PWM比较器翻转，关断PWM输出脉冲信号。输出脉冲的最大占空比由CLK信号的占空比决定。2.4 保护电路模块的实现为提高系统的可靠性，控制电路需要各种保护功能，如输入过压保护、输入欠压保护、开环状态保护、过载保护以及峰

5、值电流限幅保护等。保护功能模块可以由比较电路实现。将监测信号(如电源电压Vcc、输出电压反馈信号VFB及电流反馈信号isense等)分别与给定的参考电压进行比较，当被监测信号超过参考电压值时，错误比较器(Error CMP)将立即翻转，并通过错误锁存器(Error Latch)锁定PWM输出信号，从而达到保护功能。3 实验验证及结果分析为了验证此方法的可行性，笔者以Infineon公司的TDA16888 开关电源Demo板为基础，利用通用硬件模拟平台模拟控制芯片TDA16888 PWM控制级的功能，并对其部分控制策略进行相应的改进。TDA16888 PWM控制级的硬件模拟电路如图6所示。功率电

6、路板为200瓦多路输出双晶体管正激变换器，其结构简图如图7所示。图8和图9为实验波形图。其中，图8为软启动状态的波形图，通道1为CoolMOS门驱动信号，通道2为软启动电压VSoftStart，通道3为反馈电压Vrge，通道4为放大后的电流反馈信号Vrmp。从此波形可以看出，软启动过程大约为90ms。?图9为正常工作状态的波形图，通道1至通道4的信号与图9相同。从此波形可以看出，门驱动信号的下降沿由反馈电压Vreg和放大后的电流反馈信号Vrmp决定；其上升沿由固定频率的时钟脉冲决定。实验证明，此硬件模拟开发平台可以很好地模拟电流型PWM控制器。针对开关电源控制器开发过程中软件仿真的不足，本文提出并设计了一套基于FPGA的通用IC控制器硬件模拟开发平台。此平