基于DSP和FPGA的通用图像处理平台设计

1、基于DSP和FPGA的通用图像处理平台设计摘要：设计一种基于DSP和FPGA架构的通用图像处理平台，运用FPGA实现微处理器接口设计，并对图像数据进行简单预处理，利用DSP进行复杂图像处理算法和逻辑控制，实现图像数据的高速传输与实时处理。系统可应用于贴片机芯片检测中，并进行性能评估实验。实验表明该系统满足实时性和功耗的设计需求，易于维护和升级，具备较强的通用性。关键词：数字信号处理器；现场可编程门阵列；数字图像处理：DSPBIOS1引言随着数字化技术不断发展摘要：设计一种基于DSP和FPGA架构的通用图像处理平台，运用FPGA实现微处理器接口设计，并对图像数据进行简单预处理，利用DSP进行复杂

2、图像处理算法和逻辑控制，实现图像数据的高速传输与实时处理。系统可应用于贴片机芯片检测中，并进行性能评估实验。实验表明该系统满足实时性和功耗的设计需求，易于维护和升级，具备较强的通用性。关键词：数字信号处理器；现场可编程门阵列；数字图像处理：DSPBIOS1 引言 随着数字化技术不断发展和完善，数字图像处理技术已广泛应用于工业、军事、生物医疗、电信等领域。实际应用中能够运行复杂灵活的图像处理算法和大数据量的数据传输处理能力成为图像处理平台稳定运行的前提，而系统实时性、体积、功耗等因素也至关重要。传统数字图像处理平台大多采用通用PC机、高速图像采集卡和基于VC+的软件平台来实现，但很难满足当前对系

3、统体积、功耗和实时性要求。因此这里提出的基于DSP和FPGA的通用图像处理平台，充分发挥FPGA灵活性强和DSP运算速度快、寻址方式灵活的优点，更好地提高图像处理系统的集成度，降低系统功耗，并满足实时性要求。2 高速图像处理平台的工作原理 为实现高速图像的实时处理，该系统采用DSP和FPGA线性流水线阵列结构，将FPGA可在通用接口设计和简单信号处理等方面的优点与DSP的快速数字信号处理能力相结合，充分发挥这两者的优点。该系统主要由DSP和FPGA的子系统构成，为保证大量图像数据流快速稳定通讯，DSP与FPGA间通过外扩的SDRAM实现大容量数据交换。DSP子系统则实现较为复杂的图像处理算法，

4、并提供图像存储功能。而FPGA子系统完成CCD传感器图像数据的预处理以及微控制器通用接口功能。 系统结构原理图如图1所示。CCD传感器输入的图像数据经FPGA预处理后，将数据传送至DSP，DSP对输入数据进行实时图像处理，并将处理后的图像通过EMIF接口发送并保存至外扩SDRAM。同样，FPGA也能够读取外扩SDRAM的图像数据，通过VGA接口实时显示。对于少量数据流，如系统参数或图像数据传输的起止信息等，则通过SPI接口实现。DSP子系统内部扩展有SD卡接口和USB主机接口，主要用于图像数据的存储和传输等。FPGA子系统外扩的主要接口包括：I2C、SPI、UART、PS2和VGA等接口，用于

5、系统升级和调试，提高系统通用性。3 系统硬件结构设计 系统硬件设计采用模块化设计思想，将整个系统分为DSP子系统和FPGA子系统。这两者间的数据交换通过双端口RAM方式实现。31 器件选型 该系统设计选用TI公司的TMS320VC5509A型DSP。该款DSP功耗低，片上资源丰富，主频最高可达200MHz，片上带有128 K16 bit RAM和32 K16 bit ROM，内置6个DMA通道，1个I2C接口，3个McBSP接口，1个RTC模块，其外部存储器接口(EMIF)能与SDRAM无缝连接，同时还带有USB接口。FPAG选用ALTERA的Cyclone-II系列处理器，具有强大的逻辑处理

6、能力，从而实现微处理器通用接口设计和简单信息预处理功能。32 DSP与FPGA的接口设计 为保证系统实时性，DSP与FPGA之间的接口需实现大数据流通讯流畅的功能。将FPGA内部结果缓冲器模拟为SDRAM接口，一端输入CCD图像信号，一端输出图像数据并连接至DSP数据线。DSP的EMIF接口外接一片4 M16 bit的SDRAM MT48LC4M16A2-75，通过将处理后的图像数据回传至外扩SDRAM，由FPGA实时读取并通过VGA接口显示，从而实现DSP与FPGA之间数据通讯功能。这两者之间配置的双端口RAM连接如图2所示。33 DSP子系统 DSP子系统主要包括电源管理单元、EMIF接口

7、、SD卡接口、USB接口、JTAG调试接口和引导装载(Bootload)电路等。电源管理单元主要为系统提供稳定电源；EMIF接口主要用于外部扩展存储器；SD卡接口用于掉电后图像数据的存储；USB接口用于外接其他外设;JTAG接口用于电路调试等。331 电源管理单元 DSP子系统供电可分为16 V和3.3 V两种，DSP内核需16 V供电，外设及IO端口采用33 V供电，并需保证内核先于IO上电，IO先于内核掉电。该系统采用电源器件TPS767D301配置不同电压值。该器件包括两路电压输出，每路最大输出电流可达1 A输出电压稳定。图3为电源管理单元电路。332 外部存储器接口 TMS320VC5509A内部集成的EMIF接口除了支持异步存储器，还支持同步突发静态存储器(SBSRAM)和同步动态存储器(SDRAM)。在此通过编程寄存器配置EMIF和SDRAM的连接。设置CE空间控制寄存器1的MTYPE=011b表明连接存储器是SDR