第五章_1内存贮器接口

1、第第5章章 内存储器及其接口内存储器及其接口5.1 半导体存储器半导体存储器存储器存储器:存放程序和数据的存放程序和数据的部件部件内存内存(主存储器主存储器):直接连接总线上，通常由半导体存储器组成。直接连接总线上，通常由半导体存储器组成。外存外存(辅助存贮器辅助存贮器):经接口电路与总线相连接，存放永久保存的程序和数据经接口电路与总线相连接，存放永久保存的程序和数据,通常通常指磁盘、磁带、光盘等。指磁盘、磁带、光盘等。字节：字节：8位存储单元组成的一个基本存储单元。位存储单元组成的一个基本存储单元。字：字：CPU的字长组成的一个存储单元。的字长组成的一个存储单元。字长：字长：字的二进制位数。

2、字有字的二进制位数。字有4位、位、8位、位、16位、位、32位、位、64位等。位等。芯片存储容量：芯片存储容量：存储芯片容纳的二进制信息量。存储芯片容纳的二进制信息量。存储容量存储容量=字数字数位数位数概念及术语概念及术语 5.1 半导体存储器半导体存储器半导体存贮器的分类半导体存贮器的分类 半导半导体存体存储器储器 RAMROM存取方式分 双极性MOS静态静态动态动态电路结构分 掩膜ROMPROMEPROMEEPROM电路结构分 双极型双极型RAMRAM：晶体管为基本存储电路元件。晶体管为基本存储电路元件。集成度较低，功耗大，成本高。集成度较低，功耗大，成本高。存取速度高，存取速度高，如如L

3、1L1，L2L2缓存。缓存。MOSRAMMOSRAM：工艺简单、成本低工艺简单、成本低集成度高、功耗低集成度高、功耗低存取速度不如双极性存取速度不如双极性RAM:只读存贮器。只读存贮器。ROM:随机读写存贮器。随机读写存贮器。5.1 半导体存储器半导体存储器静态静态RAM(SRAM)RAM(SRAM)：基本存储电路由基本存储电路由6 6管构成。管构成。集成度高于双极型，低集成度高于双极型，低于动态于动态RAM 。功耗比双极型低，但比功耗比双极型低，但比动态动态RAMRAM高。高。 不需要刷新。不需要刷新。RAM双极性MOS静态静态动态动态电路结构分 行选通线位线 列选通线 D DVDD(5V)

4、VGGT4T3T6T5T2T1Vss(0V)5.1 半导体存储器半导体存储器动态动态RAM(DRAM)RAM(DRAM)：基本存储电路由单管电路组基本存储电路由单管电路组成，电容存储电荷保存信息。成，电容存储电荷保存信息。 集成度高。集成度高。功耗比静态功耗比静态RAMRAM低，价格比静低，价格比静态态RAMRAM便宜。便宜。因动态存储器靠电容来存储因动态存储器靠电容来存储信息，存在泄漏电流，故要求信息，存在泄漏电流，故要求刷新，通常要求每隔刷新，通常要求每隔2ms2ms刷新刷新一遍。一遍。 RAM双极性MOS静态静态动态动态电路结构分 数据线字选择CTCD5.1 半导体存储器半导体存储器只读

5、存储器只读存储器ROM:ROM:掩模掩模ROMROM 这种这种ROMROM是在制作集成电路时，用定做是在制作集成电路时，用定做的掩模进行编程的。制造完毕，存储器的的掩模进行编程的。制造完毕，存储器的内容就被固定下来，只能读，不能改变。内容就被固定下来，只能读，不能改变。 ROM掩膜ROMPROMEPROMEEPROM电路结构分 可编程序的只读存储器：可编程序的只读存储器：PROM(Programmable ROM)允许用户对它进行一次性的编程。允许用户对它进行一次性的编程。 MOS ROM 0单元 1单元 双极型ROM 二极管ROM 行选 列选 行选 列选 列选 Vdd 行选 列选 行选 行选

6、 列选 列选 行选 掩模掩模ROMPROM熔丝熔丝5.1 半导体存储器半导体存储器ROM掩膜ROMPROMEPROMEEPROM电路结构分 能够进行多次改写的能够进行多次改写的ROM称为称为EPROM。且需要专用的。且需要专用的EPROM写入器。擦除时需用紫写入器。擦除时需用紫外线光源照射外线光源照射( (整个芯片的内容整个芯片的内容都被擦除都被擦除),),写入必须提供写入必须提供+12.5V25V的电压的电压 。Intel 2716Intel 2716、27322732、27642764、2751227512 可擦除的可擦除的EPROM(Erasable PROM)基片源极- - - - -

7、 - -漏极电极导体浮置栅二氧化硅EPROM晶体管导通状态+5V0V击穿电流- - - - - - - - - - - - - - - - - - - - -+ + + + +5.1 半导体存储器半导体存储器能够用电信号进行多次改写的能够用电信号进行多次改写的ROMROM存储器。使用方便存储器。使用方便, ,芯片可直接在芯片可直接在插件板上擦除或改写插件板上擦除或改写( (可按字节进可按字节进行行) )。存取速度较慢，价格较贵。存取速度较慢，价格较贵。如：如：Intel 28F010Intel 28F010，29C02029C020等。可等。可以在以在+5V+5V的电压下正常读取，但写的电压下

8、正常读取，但写入必须提供入必须提供+12V+12V的电压的电压 。电电可擦除的可擦除的E2PROM(Electrically Erasable PROM)基片源极- - - - - - -漏极电极导体控制栅极二氧化硅新一代可编程只读存储器新一代可编程只读存储器FLASH(FLASH(快闪存储器快闪存储器) )BIOSBIOS、U U盘多为这种类型盘多为这种类型5.1 半导体存储器半导体存储器 对芯片内存储单元寻址，采对芯片内存储单元寻址，采用地址译码予以实现。常用的用地址译码予以实现。常用的地址译码有两种方式，即单译地址译码有两种方式，即单译码和双译码方式。码和双译码方式。RAM芯片内内部的结

9、构及工作原理芯片内内部的结构及工作原理 单译码方式单译码方式 如图所示，单译码方式是一个如图所示，单译码方式是一个N中取中取“1”的译码器，当字选的译码器，当字选择线的根数择线的根数N很大时，内部的很大时，内部的N=W0WN-1必然也很大，占必然也很大，占有的芯片资源也大，主要用于有的芯片资源也大，主要用于小容量的存储器，小容量的存储器，5.1 半导体存储器半导体存储器RAM芯片内内部的结构及工作原理芯片内内部的结构及工作原理 双译码方式双译码方式 当字选择线的根数当字选择线的根数N很大时，很大时，N2P中的中的P必然也大，这时可将必然也大，这时可将P分分成两部分，成两部分，N2p2x+y=

10、2x 2y ，这样便可将这样便可将N由由X译码和译码和Y译码两译码两级译码得到。级译码得到。 现以现以P=10为例：为例： N21025253232=1024，即可选择即可选择1024个字的一位记忆单个字的一位记忆单元。其译码结构如图所示。元。其译码结构如图所示。5.1 半导体存储器半导体存储器RAM存贮器组成结构存贮器组成结构 图示为图示为10241位的存储芯位的存储芯片的结构框图。片的结构框图。存储体存储体 大量存储单元有规则的组合在一大量存储单元有规则的组合在一起构成存贮体。各存储单元以地起构成存贮体。各存储单元以地址进行区分。址进行区分。 地址译码器：地址译码器：地址选择地址选择读读/

11、写控制及写控制及I/O电路：电路：信号放大；信号放大；对被选中的单元读出、写入。对被选中的单元读出、写入。片选控制片选控制CS：多片芯片组成存多片芯片组成存贮器时首先进行片选由地址译码贮器时首先进行片选由地址译码的高位完成。的高位完成。输出驱动：输出驱动：三态缓冲三态缓冲，以适用以适用于总线连接。于总线连接。5.1 半导体存储器半导体存储器SRAM芯片芯片Intel6116 Intel6116 2K*8位的静态位的静态RAM芯片，包含有芯片，包含有16384个基本存储电路个基本存储电路 。该芯片为。该芯片为24脚，脚，双列直插集成电路双列直插集成电路 ,与与EPROM2716兼兼容。容。Vcc

12、20191817161514132221123456789106116GND2423CEA8A9A7A6A5I/O1A4A3A0A1A2I/O2I/O3I/O5I/O4I/O7I/O6I/O8A10OEWE1112A0A10 211=2048 地址输入地址输入11根根CE片选信号片选信号 1根根OE 三态输出允许信号三态输出允许信号 1根根VCCGND 电源和地线电源和地线2根根共有共有24根引线根引线 I/O1I/O8D0D7数据输入输出数据输入输出 8根根WE=0写有效，写有效，=1读有效读有效1根根5.1 半导体存储器半导体存储器(X)DRAM芯片芯片Intel2164 Intel216

13、4 64K*1位的动态位的动态RAM芯片。芯片。该芯片该芯片为为16脚，双列直插集成电路脚，双列直插集成电路（1）存取时间为）存取时间为150ns/200ns(15,20）（2）低功耗，最大）低功耗，最大275mW（3）每每2ms2ms需刷新一次需刷新一次，每次，每次512单元单元A0A7 216=65536 地址输入地址输入 8根分为行地址和列地址，内根分为行地址和列地址，内有地址锁存器，分时复用构成有地址锁存器，分时复用构成16位地址。位地址。Vcc161514131234567812112164A6A7N/CDINA5A4A3A0A1A2RASWE10 9CASVSSDOUTWE=1读，

14、经读，经DOUT输出数据输出数据=0写，经写，经DIN输入数据输入数据RASCAS行地址选通信号，将行地址选通信号，将A0A7行址锁存在片内行地址锁存器。行址锁存在片内行地址锁存器。列地址有效信号，将列地址有效信号，将A0A7列址锁存在片内列地址锁存器。列址锁存在片内列地址锁存器。行地址和列地址选通信号兼作片选信号。行地址和列地址选通信号兼作片选信号。5.1 半导体存储器半导体存储器(X)只读存储器只读存储器Intel 2732 4K8 EPROM。24脚双列直插集脚双列直插集成电路。成电路。 OE/VPPVcc20191817161514132221123456789102732GND242

15、3CEA8A9A7A6A5O0A4A3A0A1A2O1O2O5O4O7O6O3A101112A11A0A11 212=4096 地址输入地址输入CE片选信号片选信号 O0O7D0D7数据输出数据输出OE/VPP 三态输出允许信号三态输出允许信号 OE VPP 输入编程高电压输入编程高电压6种工作方式：种工作方式： OE=0 CE=0读方式：读方式：址线址线A0A11选中由选中由O0O7输出数据输出数据15.1 半导体存储器半导体存储器只读存储器只读存储器Intel 27326种工作方式：种工作方式：输出禁止：输出禁止： OE=1 CE=0O0O7输出高阻态输出高阻态2 CE=1待用方式：待用方

16、式：低功耗方式，输出高阻态低功耗方式，输出高阻态3 =0的的 55ms脉冲脉冲 CE VPP =21V 编程高电压编程高电压编程方式：编程方式：4 =1 CE VPP =21V 编程高电压编程高电压编程禁止：编程禁止：5 CE=0Intel 标识符：标识符：A9=1 OE=0可从数据线上读出器件编码。可从数据线上读出器件编码。65.2 存储器与存储器与CPU的接口的接口8 8位微机系统中的存储器接口位微机系统中的存储器接口 5.2 存储器与存储器与CPU的接口的接口存储器芯片数目的确定存储器芯片数目的确定芯片容量芯片容量=MNM=存储单元数存储单元数 ；N=位数单元位数单元存贮器的容量存贮器的

17、容量=XKB=XK8以字节为单位。以字节为单位。8 8位微机系统中的存储器接口位微机系统中的存储器接口 例例, 64KB的的RAM存储器，由动态存储器，由动态RAM2116(16K1)芯片组成。芯片组成。T=（G/M）（8/N）=（64K16K） （8/1）=32(片片)若用静态若用静态RAM2114(1K4)芯片组成。芯片组成。T=（G/M）（8/N）=（64K1K） （8/4）=128(片片)NMGT8存贮器容量为存贮器容量为G字节，芯片数字节，芯片数G/M=字扩展即组数字扩展即组数8/N=位扩展即位扩展即每组的芯片数每组的芯片数5.2 存储器与存储器与CPU的接口的接口(1)(1) 数据

18、线的连接：数据线的连接：芯片内有双向三态缓冲器，芯片数据线直接和系统数据芯片内有双向三态缓冲器，芯片数据线直接和系统数据总线相应数据位挂接。总线相应数据位挂接。(2)(2) 地址线的连接：地址线的连接：地址应包含两部分：地址应包含两部分：片内地址：片内地址：芯片内的存储单元寻址，低位部分是片内地址，直接和芯片内的存储单元寻址，低位部分是片内地址，直接和存储芯片的地址端相连。存储芯片的地址端相连。芯片的数据线、地址线和控制线与系统总线的连接芯片的数据线、地址线和控制线与系统总线的连接片选地址：片选地址：对各个存储芯片进行选择的地址，对各个存储芯片进行选择的地址，高位部分是片地址，经译码器产生芯片

19、高位部分是片地址，经译码器产生芯片选择信号和各个芯片的片选端相连。选择信号和各个芯片的片选端相连。(3)(3)控制线的连接：控制线的连接：CPUCPU通过控通过控制总线发出读写操作命令。制总线发出读写操作命令。 5.2 存储器与存储器与CPU的接口的接口例例, ,用用1K*1的静态的静态RAM芯片位扩充形成芯片位扩充形成2KB的存储器，所需芯片数为的存储器，所需芯片数为16 。位扩展：位扩展：扩充存储单元的位数。扩充存储单元的位数。D0D7A0A91K=1024=21K=1024=21010地址线地址线A A0 09 9I/OI/OI/OI/OI/OI/OI/OI/O10241WECSA0A9

20、字扩展：字扩展：扩充存储单元的个数扩充存储单元的个数 。 A102K=2048=22K=2048=21111地址线地址线A A0 01010I/OI/OI/OI/OI/OI/OI/O10241WECSI/O102415.2 存储器与存储器与CPU的接口的接口例例, ,用用Intel 6116Intel 6116形成形成8 8KB的存储器的存储器 。片选控制方法片选控制方法 线选法线选法: :地址中的高位部分不经译码，直接用它们分别作各个芯片的片选信号。地址中的高位部分不经译码，直接用它们分别作各个芯片的片选信号。M/IORDWRA0A10D0D7D0D7A12A11A13A148086A0A1

21、0A0A10CSWEOE6116CSWEOE6116CSWEOE6116CSWEOE6116A0A10A0A10D0D7D0D7D0D7D0D712345.2 半导体存储器接口的基本技术半导体存储器接口的基本技术片选控制方法片选控制方法线选法线选法: :M/IORDWRA0A10D0D7D0D7A12A11A13A148086A0A10A0A10CSWEOE6116CSWEOE6116CSWEOE6116CSWEOE6116A0A10A0A10D0D7D0D7D0D7D0D712341地址范围地址范围7000H77FFHA10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A14

22、A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 7 0 0 0 H7 7 F F H5.2 半导体存储器接口的基本技术半导体存储器接口的基本技术片选控制方法片选控制方法线选法线选法: :M/IORDWRA0A10D0D7D0D7A12A11A13A148086A0A10A0A10CSWEOE6116CSWEOE6116CSWEOE6116CSWEOE6116A0A10A0A10D0D7D0D7D0D7D0D712342地址范围地址范围6800H6FFFHA10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1