大学计算机组成原理--第4章、存储系统

1、1第四章、存储系统Outlineo 存储器概述o 主存储器o 高速缓冲存储器o 外存储器o 虚拟存储器o 存储保护24.1 存储器概述o 存储器分类o 存储器分级结构o 存储器的性能指标3存储器分类o 按存储介质分o 按存取方式分o 按存储器的读写功能分o 按信息的可保存性分o 按在计算机系统中的作用分4按存储介质分o 半导体存储器n双极型存储器 MOS存储器 n速度快、功耗低o 磁存储器n磁芯、磁带、磁盘 n容量大，速度慢、体积大o 激光存储器nCD-ROM CD-RW CD-R nDVD-ROM DVD-RW DVD-Rn便于携带，廉价，易于保存5按存取方式分o 随机存储器n存储器中的任意

2、存储单元都能随机存取n且存取时间与物理位置无关n磁芯、半导体存储器o 顺序存储器n存储器存取时间与物理位置有关n磁盘、磁带、激光存储器6按读/写功能分o只读存储器 (ROM)n 存储器内容是预置的，固定的，无法改写o读/写存储器n 既能读出也能写入的存储器n 随机存储器RAM7按信息的可保存性分o 易失性存储器 Volatile Memoriesn 断电后信息消失nSRAMnDRAMo 非易失性存储器Non-Volatile Memoriesn断电后仍能保存信息n磁存储器、激光存储器、NVRAM8按在计算机系统中的作用分o 主存储器o 辅助存储器o 高速缓冲存储器 Cacheo 控制存储器9存

3、储系统分层结构磁带、光盘磁盘Cache(SRAM)主存(DRAM)CPU寄存器存储速度单位成本存储容量外存/辅存内存10Outlineo 存储器概述o 主存储器o 高速缓冲存储器o 外存储器o 虚拟存储器o 存储保护114.2 主存储器o 基本概念o 随机存储器o 只读存储器o 主存储器与CPU的连接o 几种新型存储器o 高速主存储器12主存储器特征o 由半导体MOS存储器组成o 存储单元：字存储单元，字节存储单元o 按地址进行访问 字地址，字节地址o 属于随机访问存储器o 主存空间包含读/写存储空间和只读存储空间132 主存储器o 基本概念o 随机存储器o 只读存储器o 主存储器与CPU的连

4、接o 几种新型存储器o 高速主存储器14随机存取存储器（Random Access Memory）o 静态MOS存储器n SRAMo 动态MOS存储器n DRAMMOS: Metal Oxide Semiconductor 15三极管的特性ici bRbi cBECUccib0icmax16三极管的特性o 截止状态： UB 、ib、 ic为0，Uc 高o 放大状态： ib、 ic为线性放大关系o 饱和状态： UB 、ib、 ic为高，Uc 接近0i bRbi cBECUcc17六管SRAM存储器(SRAM Cell)Vss(0V)T4T3T1T2T7T8T5T6VDD(5V)I/OO/IY地址

5、译码线X地址译码线oT1 T2 工作管oT3 T4负载管oT5 T6 X向门控管oT7 T8 Y向门控管18六管SRAM存储器两种状态T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)Y地址译码线I/O截止状态导通装态低电位高电位ABX地址译码线I/OT4T3Vss(0V)T1T2T5T7T8T6VDD(5V)Y地址译码线I/OABX地址译码线I/O19六管SRAM存储器读操作T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)YX地址译码线I/O截止状态导通装态低电位高电位ABDDI/O20六管SRAM存储器写操作T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)

6、I/O截止状态导通装态低电位高电位ABDX地址译码线Y地址译码线DI/O21位存储体封装X地址译码线DDY地址译码线Xo X为行选择线o D为数据输出口o 位存储体的行选择线选中方能读出或者写入数据22X0Y0D位存储体DXX1X2X3Y1存储矩阵D位存储体DXD位存储体DXD位存储体DXD位存储体DXD位存储体DXD位存储体DXD位存储体DX2364x64 存储矩阵I/O电路存储矩阵64644096X0X1X630,01,063,0Y00,11,163,1Y10,631,6363,63Y63244k*4位存储体X0 X63 X1 64*64Y0 Y63 64*64Y0 Y63 64*64Y0

7、 Y63 D0 D1 D2 D364*64Y0 Y63 254k*4位存储体Y0 Y63X0 X63 X1 26地址译码器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y73:8译码器 OE A2 A1 A000000000001001000000100100000010001100001000A2A1A0Y7Y6Y5Y4Y3Y2Y1Y01000001000010100100001 01100100000011110000000A2A1A0Y7Y6Y6Y4Y3Y2Y1Y027各种译码器o 1-2译码器o 2-4译码器o 3-8译码器o 4-16译码器3-8译码Y7Y2Y1Y0OE#28单译码方式

8、Byte 2Byte 2n-1Byte 1Byte 0N路路译译码码电电路路N位位地地址址输输入入N位地址，寻址位地址，寻址2n个存储单元，个存储单元，2n根译码线根译码线29双译码方式N位地址，位地址，寻址寻址2n个存储单元个存储单元2*2n/2根译码线根译码线0n0102031012131nn0n1n2nnY 地 址 译 码X地址译码30X0X1存储单元阵列存储单元阵列存储单元阵列X向驱动器I/O电路n位X向地址DBUS静态存储器芯片结构控制电路RD WR CSX向地址译码器Y0Y1m位Y向地址Y向地址译码器Y向驱动器31驱动器与I/O电路o 驱动器n一条选择线带很多存储位时负载过大n在地

9、址译码器输出端增加驱动电路n保证每一个存储位都能正常工作。o I/O电路n存储体与数据总线之间的电路n读出时具有放大信号的作用322114引脚图(1Kx4)A6A5A4A3A0A1A2CSGND123456789181716151413121110VCCA7A8A9I/O1I/O2I/O3I/O4WE2114A6o 地址线o 数据线o 读写控制线o 片选线o 电源线o 地线33行选择输入数据控制VCCGNDA3A4A5A6A7A8I/O1I/O2I/O3I/O4A0A1A2A9CSWE&6464存储矩阵列I/O电路列选择34单管DRAM存储器及读过程Vss(0V)T1DX地址译码线C电

10、容用于存储电电容用于存储电荷，有电荷代表荷，有电荷代表1，否则代表，否则代表0I/OY地址译码线T235单管DRAM存储器写过程Vss(0V)T1DX地址译码线C电容用于存储电电容用于存储电荷，有电荷代表荷，有电荷代表1，否则代表，否则代表0I/OY地址译码线T236DRAM 刷新相关概念o DRAM靠电容电荷存储信息。电容电荷容易泄漏，需定期补充电荷以保持信息不变，补充电荷的过程称为刷新过程o 泄漏完毕之前如不能补充电荷，存储信息发生丢失，信息存储到信息泄漏完毕之间必须完成刷新过程，称为最大刷新周期，o 从上一次对存储器刷新结束到下一次对整个存储器刷新结束所需要的时间称为刷新周期，刷新一块芯

11、片所需的刷新周期数由芯片矩阵的行数决定。37DRAM 刷新放大器刷新放大器Vss(0V)T1DX地址译码线CI/OY地址译码线T2T4T3T1T2TSVDD(5V)PS预置脉冲预置脉冲PSPSX / Y / RD有效数据I/OABA放大器38DRAM 阵列阵列VDD(5V)VDD(5V)X0X1XiY0YiI/O392116引脚图（16Kx1）o 地址线o 数据线o 读写控制线o RAS CASo 电源线o 地线 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VSS DOUT A6 A3 A4 A5 VCC 2116 VBB DIN WE RAS A0 A1 A

12、2 VDD CAS 402116 存储单元32x128存储单元128输出放大器32x128存储单元64条选择线译码器（X）32x128存储单元128输出放大器32x128存储单元64条选择线译码器（X）128条列选择线译码器（Y）41DRAM的刷新o 集中式o 分散式o 异步式42集中刷新方式RW刷新2刷新1RW128RWRW刷新间隔2ms读写/维持刷新过程/ 死区500ns500ns2ms内集中安排所有刷新周期。用在实时要求不高的场合。43分散刷新方式RW刷新2刷新1RW128RWRW刷新间隔2ms500ns500ns存储周期各刷新周期分散安排在存取周期中。用在低速系统中44异步刷新方式RW

13、刷新1RWRW15.5微秒500nsRW128RW各刷新周期分散安排在2ms内每隔一段时间刷新一行。每隔15.5微秒提一次刷新请求，刷新一行；2毫秒内刷新完所有行用在大多数计算机中。2ms128行15.5 微秒15.5微秒500ns45刷新的几点说明o 不同材料、生产工艺的动态存储器刷新周期不同，常见的有2ms 、4ms、 8ms，刷新时间间隔不能超过刷新周期。o 存储体采用双译码的行、列结构，刷新是按照行进行的。o 刷新地址是由专门器件- 刷新地址计数器给出。464.2 主存储器o 基本概念o 随机存储器o 只读存储器o 主存储器与CPU的连接o 几种新型存储器o 高速主存储器47只读存储器

14、(ROM)o 掩模式只读存储器（MROM）o 一次编程只读存储器（PROM）o 多次编程只读存储器（EPROM, EEPROM）48只读存储器VCCXSDT149只读存储器阵列行地址译码器A3A2A1A0X0X1X2X3Y0Y1Y2Y3输出片选VCC431列地址译码器5250熔丝式ROM(PROM)XSDT151N基片源极- - - - - - -漏极电极导体(a) 单元结构浮置栅二氧化硅可擦写ROMEPROM(b) 电路结构52(a) MOS晶体管结构源极栅极- - - - - - -漏极电极导体二氧化硅N基片(c) EPROM晶体管结构浮置栅- - - - - - -N基片(b) MOS晶

15、体管导通状态+5VVddVss- - - - - - - - - - - - - - - - - - - -+ + +N基片(d) EPROM晶体管导通状态+25V0V击穿电流- - - - - - - - - - - - - - - - - - - - - -+ + + + +N基片MOS管与EPROM的两种状态53EPROMo 高压写入 紫外线光照擦除54编程器55紫外线擦除器56基片源极- - - - - - -漏极电极导体二氧化硅控制栅极电可擦写ROMEEPROMElectrically Erasable Programmable ROM 57易失性半导体存储器 VOLATILEoSR

16、AMoDRAMnFPM DRAM (Fast Page Mode RAM)nEDO DRAM (Enhanced Data Out DRAM)nSDRAM (Synchronous DRAM)oPC66 PC100 PC133 168 pinnDDR SDRAM (double data rate synch. DRAM)oPC1600 PC2100 PC2700 PC3200 184/240 pinoDDR200 DDR266 DDR333 DDR400nRDRAM (Rambus DRAM)58非易失性半导体存储器 NON-VOLATILEo ROM (read only memory)o

17、 PROM (Programmable ROM)o EPROM (Erasable PROM)o EEPROM (Electrically Erasable PROM)o NVRAM (Non-volatileRAM)o BRAM (Battery-backup RAM)o FERAM (FerroelectricRAM)o MRAM (Magnetoresistive RAM)594.2 主存储器o 基本概念o 随机存储器o 只读存储器o 主存储器与CPU的连接o 几种新型存储器o 高速主存储器60新型存储器o NVRAMo Flash Memory61NVRAMo 非易失性存储器o SRA

18、M、微电池、电源检测、切换开关集成o 写数据时间短，适合存放实施采集的重要数据。62闪速存储器 Flash Memoryo 在不加电的情况下可长期保持存储的信息。本质上属于EEPROM，既有ROM的特点，又有很高的存取速度，而且易于擦除和重写，功耗很小。o 存放BIOS，升级方便634.2 主存储器o 基本概念o 随机存储器o 只读存储器o 主存储器与CPU的连接o 几种新型存储器o 高速主存储器64主存储器与CPU的连接o 地址线的连接o 数据线的连接o 控制信号线的连接o 存储扩展65主存储器与CPU的连接D0,D1WE A CS2K2D0D1A10-0MREQ#R/W#CPUD1D066

19、存储器扩展o 字长扩展(数据总线扩展)n 各芯片并行工作o 字数扩展(地址总线扩展)n 同一时刻仅一芯片工作67字长(位)扩展（DBUS）2Kx2 - 2Kx8A10-0D1 D0D7D6A10-0MREQ#R/W#CPUD7D0一个存储系统容量为 N位，若使用k位的芯片，k32Kx8A14-13A12-02-4译码ramsel4ramsel2ramsel1ramsel0OE#D7D0D7D0D7D0D7D0一个存储系统容量为 M，若使用容量l的芯片，l 32Kx32112-4译码100100A14-13A12-0A12-0OE#MREQ#R/W#CPUD31D0D31D0D31D0D31D0

20、D31D0WE A CS8Kx84片DWE A CS8Kx84片DWE A CS8Kx84片DWE A CS8Kx84片D一个存储系统容量为 M*N位，若使用l*k位的芯片，lM,kN，共需要（M/l）*(N/k)个芯片70芯片表示的主存空间8位12342048个存储单元D7D6D1D08位8K8K8K8K1234D7D6D1D0地址01232767AddressAddress71各芯片地址范围8位8K8K8K8K1234D7D6D1D0A14A13A12A00 0 0 0 .00 0 1 1 .10 1 0 0 .00 1 1 1 .11 0 0 0 .01 0 1 1 .11 1 0 0

21、.01 1 1 1 .172例例1 1 设有32片256K1位的SRAM芯片(1) 采用位扩展方法可构成多大容量的存储器？(2) 该存储器需要多少字节地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接 口信号有地址信号、数据信号、控制信号MREQ#和R/W#。解：256K*1位SRAM芯片包含18根地址线 (1)32片256K1位的SRAM芯片可构成256K32位的存储器。 (2)如采用32位字编址方式，则需要18条地址线，因为218=256K Word。 如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。73A17-0D31D2D1D0WE A CS2

22、56K1DWE A CS256K1DWE A CS256K1DWE A CS256K1DA17-0MREQ#R/W#CPUD31D074例例2 2 设有若干片256K8位的SRAM芯片，问：(1) 采用字扩展方法构成2048KB存储器需多少片SRAM芯片？(2) 该存储器需要多少字节地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号 有地址信号、数据信号、控制信号MREQ#和R/W#。解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线，因为221=2048K，其中高3 位经过译码器输出后用

23、于芯片选择,低18位 作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。75A20-18A17-0111译码器010001000OE#D7D0WE A CS256K8DWE A CS256K8DWE A CS256K8DWE A CS256K8DA20-0MREQ#R/W#CPUD7D0D7D0D7D0D7D076例例3 3 设有若干片256K8位的SRAM芯片，问：(1) 如何构成2048K32位的存储器？(2) 需要多少片RAM芯片？(3) 该存储器需要多少字节地址位？(4) 画出该存储器与CPU连接的结构图，设CPU的接口信号 有地址信号、数据信号、控制信号MRE

24、Q#和R/W#。解：256K*8位SRAM芯片包含18根地址线 (1)采用字位扩展的方法。 (2)需要(2048/256)x(32/8）=32片SRAM芯片。 (3)2048 K x 32bit=221 x 4 byte=223 byte 故需要23根地址线77o 首先进行位扩展，构成32bit需要4片256K*8bit芯片，4片构成一组。o 按照新构成的存储组进行字扩展，需要2048/256=8组o 字扩展中的各个部件串行工作，需要片选，利用3-8译码器进行片选即可。78A20-18A17-0ramsel7译码器ramsel2ramsel1ramsel0OE#D31D0D31D0D31D0D

25、31D0WE A CS256Kx84片DWE A CS256Kx84片DWE A CS256Kx84片DWE A CS256Kx84片DA20-0MREQ#R/W#CPUD31D079o例4 某计算机的主存地址空间中，从地址0 x0000到3FFF为ROM存储区域，从0 x4000到0 x5FFF为保留地址区域，暂时不用，从0 x6000到0 xFFFF为RAM地址区域。RAM的控制信号为CS#和WE#，CPU的地址线为A15A0，数据线为8位的线路D7D0，控制信号有读写控制R/W#和访存请求MREQ#，要求：(1)如果ROM和RAM存储器芯片都采用8K1的芯片，试画出存 储器与CPU的连接

26、图。(2)如果ROM存储器芯片采用8K8的芯片，RAM存储器芯片采 用4K8的芯片，试画出存储器与CPU的连接图。(3)如果ROM存储器芯片采用16K8的芯片，RAM存储器芯片 采用4K8的芯片，试画出存储器与CPU的连接图80解：8KB的存储区域可以用8片存储器芯片构成一组实现。8K1的存储器芯片的地址线需要13条，即A120。o 0 x0000到0 x3FFF为ROM存储区域，从0 x4000到0 x5FFF为保留地址区域，暂时不用，从0 x6000到0 xFFFF为RAM地址区域。o CPU 访问00 xFFFF的地址空间需要地址线16根，为A15A0，数据线为8位的线路D7D08111

27、1111111111110000000000000000000 x0000 0 x3FFF 16K0 x0000 0 x3FFF 16K* *8 ROM 8 ROM 0 x40000 x5FFF 8K0 x40000 x5FFF 8K* *8 RESERVED 8 RESERVED 0 x6000 0 xFFFF 40K0 x6000 0 xFFFF 40K* *8 RAM8 RAM111111111111101000000000000000101111111111111111000000000000011082A15-13A12-0111译码器011001000OE#D7D0D7D0D7D0

28、D7D0WE A CS8Kx18片ROMDWE A CS8Kx18片RAMDWE A CS8Kx18片RAMDWE A CS8Kx18片ROMDA15-0MREQ#R/W#CPUD7D01、ROM和RAM采用8K1的芯片83A11-0A11-0A15-13A12-0D7D0D7D0D7D0D7D0WE A CS8Kx81片ROMD WE A CS8Kx81片ROMDWE A CS4Kx81片RAMDWE A CS4Kx81片RAMDWE A CS4Kx81片RAMDWE A CS4Kx81片RAMDA15-0A12MREQ#CPUD7D0R/W#2、RAM采用4K8位的芯片111译码器0110

29、01000OE#84A11-0A11-0A15-13A12-0D7D0D7D0D7D0WE A CS4Kx81片RAMDWE A CS4Kx81片RAMDWE A CS4Kx81片RAMDWE A CS4Kx81片RAMDA15-0A12MREQ#CPUD7D0R/W#3、ROM采用16K8位的芯片WE A CS16Kx81片ROMDA13-0111译码器011001000OE#1854.2 主存储器o 基本概念o 随机存储器o 只读存储器o 主存储器与CPU的连接o 几种新型存储器o 高速主存储器86高速存储器oCPU与存储器之间的速度无法匹配o解决之道n 采用高速器件提高速度n 增加字长，

30、在每个存储周期中存取多个字n 采用双端口存储器n 将主存划分为多个模块，多模块并行n 增加Cache871、增强型、增强型DRAM （EDRAM）它是在普通DRAM芯片中增加了一小容量的SRAM Cache2同步同步DRAM（SDRAM）。）。 普通DRAM CPU访问的过程是先给出要访问单元的地址和控制信号（R/W），经过一段延迟时间（存取时间）向DRAM写入数据或从DRAM中读出数据。在这一段延迟时间内，CPU只能等待。SDRAM与CPU的数据交换时钟信号同步，且以处理器/主存总线的最高速度运行，不需要等待时间。3DDR SDRAM DDR (Double Data Rate) SDRAM

31、。利用时钟周期的上沿和下沿分别进行两次数据传输，从而实现双倍数据传输速率高速器件884Rambus DRAM (RDRAM)o Intel在1996年提出。是一种全新的内存规范。主要是为服务器和工作站领域的应用而研制的。它利用时钟信号的上沿和下沿传输数据，每时钟周期传输2 bit数据。因此在时钟频率为400MHZ时，其数据传输率达到800Mbit/s。o 与传统的DRAM采用RAS,CAS,WE和CE控制绝然不同。 89l采用高速器件提高速度；l增加字长，在每个存储周期中存取多个字。l采用双端口存储器；l将主存划分为多个模块，多模块并行l增加Cache；90双端口存储器o 具有两组相互独立的读

32、写控制线路的存储器o 两组读写控制线路可以并行操作o 当两个端口地址不相同，无冲突，可以并行存取o 端口地址相同，发生读写冲突，无法并行存取存储体(A0-10)L(D0-15)LBUSYLR/WL(A0-10)R(D0-15)RBUSYRR/WR91l增加Cache；l采用高速器件提高速度；l增加字长，在每个存储周期中存取多个字。l采用双端口存储器；l将主存划分为多个模块，多模块并行92各芯片地址范围8位8K8K8K8K1234D7D6D1D0A14A13A12A00 0 0 0 .00 0 1 1 .10 1 0 0 .00 1 1 1 .11 0 0 0 .01 0 1 1 .11 1 0

33、 0 .01 1 1 1 .193多模块顺序存储器内存地址模块2bit067123458141591011121316222317181920212430312526272829字3bitM0M1M2M3数据总线 顺序方式o 扩充容量方便o 故障隔离o 模块串行工作o 带宽受限94多模块交叉存储器024284812162012529591317212263061014182232731711151923内存地址模块2bit字3bitM0M1M2M3数据总线交叉方式模块并行工作，CPU比存储器要快，能同时取出多条指令或者数据，可以大大提高机器的运行速度以及存储带宽95顺序编址与交叉编址内存地址模

34、块2bit067123458141591011121316222317181920212430312526272829024284812162012529591317212263061014182232731711151923字3bitM0M1M2M3内存地址模块2bit字3bitM0M1M2M3数据总线数据总线 顺序方式交叉方式96交叉存储器结构 AR3 M3 DR3 AR2 M2 DR2 AR1 M1 DR1 AR0 M0 DR0 三 态 缓 冲 模块内地址 模块地址 译码器 锁 存 CPU R/W DB AB R/W CS CS 清 0 Y3 Y2 Y1 Y0 97流水方式存取示意图M0

35、TM1M2M3M0o T = mo m = T/ 交叉存取度连续读取n个字的时间o t1=T+(n-1) o t2=nTT: 模块存取周期 总线传输周期 m: 存储器交叉模块数时间字t1t298Outlineo 存储器概述o 主存储器o 高速缓冲存储器o 外存储器o 虚拟存储器o 存储保护994.3 高速缓冲存储器o Cache基本原理o 相联存储器o 主存与Cache的地址映射o 替换策略与写操作策略o Cache实际应用100程序局部性o程序局部性的实质是程序在某段时间内仅需要访问内存很小一部分空间。101cache基本思想o 在处理器附近增加一个小容量快速存储器(cache)o Cach

36、e中存放内存中经常被访问的数据o 当程序访问内存时，我们希望被访问数据存放在cache中o 如何使得经常访问的数据存放在Cache中,Cache调度算法102Key Problemso 如何判断一个数据在cache中n数据查找 Data Identificationo 如需访问的数据在cache中，存放在什么地方n地址映射 Address Mappingo Cache满了以后如何处理n替换策略 Placement Policyo 如何保证cache与memory的一致性n写入策略 Write Policy103Cache命中率o Nc表示Cache完成存取访问的总次数o Nm表示主存完成存取访

37、问的总次数o Cache命中率h h=Nc /(Nc+Nm)o tc表示命中Cache时的访问时间o tm表示命中主存时的访问时间o ta平均访问时间 ta=htc +(1-h)tm104Cache命中率 ta=htc +(1-h)tmp影响命中率的几个因素n 程序行为（局部性）n cache容量n 组织方式n 块大小有关1054.3 高速缓冲存储器o Cache基本原理o 相联存储器o 主存与Cache的地址映射o 替换策略与写操作策略o Cache实际应用106Key Problemso 如何判断一个数据在cache中n数据查找 Data Identificationo 如需访问的数据在c

38、ache中，存放在什么地方n地址映射 Address Mappingo Cache满了以后如何处理n替换策略 Placement Policyo 如何保证cache与memory的一致性n写入策略 Write Policy107相联存储器 associative memory o 按内容进行访问的存储器物理地址工号姓名出生年月工资数N 001张三1976/74000N+1021李四1978/92000N+2023郝五1977/63000主存块号Cache地址001000010000210000101002300001001o（Key,DATA） 将所存内容的一部分作为检索项（关键字）去检索存储

39、器，并将存储器中与检索项符合的存储单元内容进行读出或写入，简单的说，可以用存储内容作为地址访问的存储器称为相联存储器108相联存储器框图比较线路译码选择电路代码寄存器符合寄存器12m3检索寄存器屏蔽寄存器存储体109相联存储器的应用o 虚拟存储器中存放段表、页表o 高速缓冲存储器中用于存放块表n cache的块地址,主存块地址对应表110cache基本组织方式o cache由速度较快的SRAM构成o cache与主存之间以数据块为单位交换数据o cache分为若干数据块，块大小固定o 每个数据块包括若干字节o 相联存储器存放已调入cache的数据块地址o 故相联存储器的字数与cache块数相等

40、o cpu给出的地址如与相联存储器中某个单元相同，表示数据命中，否则缺失111cache结构原理图相联存储器快存地址总线Cache数据总线CPU主存命中未命中管理逻辑112cache系统读过程oCPU给出内存地址o利用该地址为关键字查找相联存储器o如命中表明数据在cache中，访问cache读出数据o否则表示数据缺失直接访问主存o同时将数据调入cacheo更新相联存储器，记录当前数据块地址n便于下次访问113cache系统写过程o CPU给出内存地址o 利用该地址为关键字查找相联存储器o 如命中表明数据在cache中，将数据写入cacheo 如未命中将数据写入cache，如cache已满，需要

41、淘汰相关数据出cacheo 最后根据不同写操作策略决定是否写入主存114Key Problemso 如何判断一个数据在cache中n数据查找 Data Identificationo 如需访问的数据在cache中，存放在什么地方o 地址映射 Address Mappingo Cache满了以后如何处理n替换策略 Placement Policyo 如何保证cache与memory的一致性n写入策略 Write Policy115块地址与块内地址11位4位主存8位4位CacheA11 A10块地址A14 A13 A3 A2 A1 A0块地址A5 A4A3 A2 A1 A0A5 A4块内地址块内地

42、址相联存储器包含多少个存储单元？1164.3 高速缓冲存储器o Cache基本原理o 相联存储器o 主存与Cache的地址映射o 替换策略与写操作策略o Cache实际应用117主存与cache的地址映射第0块第0块第1块第n-1块第m-1块L0L1Ln-1Cache主存 如何进行地址映射?118主存与cache地址映射关系o 利用某种方法或者规则将主存块定位到cache，称为地址映射 直接相联 (direct mapped) 全相联 (fully-associated) 组相联 (set-associated)119第0块Cache直接相联映射第0块第0区第m区第1块第n-1块第n块第n+1

43、块第2n-1块第2n块第3n-1块第mn块第mn+1块第mn+2块第(m+1)n-1块Tag0Tag1Tagn-1Cache主存第1区第2区主存分割成若干个与cache大小相同的区Cache块号i, 共n块，主存块号ji=j mod n1208位4位A11 A10A3 A2 A1 A0A5 A4区地址块地址块内地址A14 A14 A123位第0块第0块第0区第m区第1块第n-1块第n块第n+1块第2n-1块第2n块第3n-1块第mn块第mn+1块第mn+2块第(m+1)n-1块Tag0Tag1Tagn-1Cache主存第1区第2区121第0块Cache直接相联映射第0块第0区第m区第1块第n-

44、1块第n块第n+1块第2n-1块第2n块第3n-1块第mn块第mn+1块第mn+2块第(m+1)n-1块Tag0Tag1Tagn-1Cache主存第1区第2区主存分割成若干个与cache大小相同的区块号区号字地址比较器比较器&命中未命中122应用场合o 块映射速度快，一对一映射，无须查表o cache容易冲突，cache利用率低o 命中率低o 相应的淘汰算法简单123Cache全相联映射第0块第0块第1块第n-1块L0L1Ln-1Cache主存主存中任何一块均可定位于Cache中的任意一块,可提高命中率，但是硬件开销增加124Cache全相联映射第0块第0块第1块第n-1块L0L1Ln

45、-1块表主存块号字地址&命中未命中Cache比较器比较器125cache全相联映射地址变换相联存储器主存块号Cache块号块号比较快存主存主存地址未命中块表命中Cache地址主存块号CPU块内地址块内地址126应用场合o 可灵活的进行块的映射，一对多映射o cache全部装满后才会出现块冲突o 块冲突的概率低，cache利用率高o 命中率高o 相应的淘汰算法复杂127第0块Cache组相联映射第0组第0块第1块第n块第n+1块2n2n第2n+1块第(m+1)n-1块L0L1Cache主存第1组组0组1第0区第2组第3组第1区第m区Cache分u组，每组n块主存块组号j，块号k，j=k/

46、n 主存对应cache组号q, 主存分割成若干个与cache大小相同的区,Cache再分割成若干组q=j mod u128 区地址 组地址 块地址 块内地址 3 位 1 位 7 位 4 位 块地址 块内地址 1 位 7 位 4 位 主存地址 Cache 地址 组地址 o 组地址直接映射（快速定位相联存储器）o 块地址全相联映射（提高cache命中率）129 比较 Cache 地址 快存 主存 区地址 组地址 块地址 块内地址 组地址 块地址 块内地址 主存地址 未命中 块表 命中 Cache 块号 主存块号 主存区号 组号 Cache组相联映射地址变换130应用场合o 容量小的cache可采用

47、全相联映射方式或者组相联映射方式n Pentium CPU L1 L2 cacheo 容量大的可采用直接映射方式。这种方式查找速度快，但命中率相对前者低，但cache容量大可提高命中率n 块设备缓存131Cache直接相联映射载入过程222622261641618载入载入命中命中载入载入命中替换t22222222262626262222262622222626222216162626222226262222161622221616012345674 416161818132Cache全相联映射载入过程222622261641618载入载入命中命中载入载入命中载入t222222222626222

48、2262622222626222226262222262616162222262616164 41616262616164 41616012345674 41818133Cache组相联映射载入过程222622261641618载入载入命中命中载入载入命中载入t2222222226262626222226262222262622222626161622222626161622224 42626161622224 41616012345674 418181344.3 高速缓冲存储器o Cache基本原理o 相联存储器o 主存与Cache的地址映射o 替换策略与写操作策略o Cache实际应用13

49、5替换策略与写操作策略o 替换策略：n 先进先出法n 最近最不经常使用方法-LFUn 近期最少使用法- LRUn 随机替换法136Cache先进先出替换策略(FIFO)2211221971643载入载入命中载入载入替换替换替换t01232222222211112222111119192222111119197 716164 419197 77 71616161611117 719191111222222222222111119194 43 3137Cache最不经常使用算法(LFU)22112219111643载入载入命中载入命中载入替换替换t012322220 02222111122221

50、11111191922221 111111 1191922222 211111 14 4161611111 1161622222 211111 1161619191111222222221 122221 1111119194 43 322命中222211111 11616191922222 2138Cache近期最久未使用算法(LRU)2211221971643载入载入命中载入载入替换替换替换t012322220 022221 11111022222 211113 319191 122223 3111119192 27 71 14 41 116162 219197 73 37 70 01616

51、0 0222216161 17 72 219193 311111222222220 02222111112 219190 04 40 03 30 0139第0块Cache全相联映射写命中第0块第1块2 23456 6789 9126395Cache主存126126块块=126=126 字地址字地址=1=1比较器比较器命中输入输出寄存器输入输出寄存器输入输出寄存器输入输出寄存器全写法 (write through)写回法(write back)126126140全写法写回法写一次法141第0块Cache全相联映射写失效第0块第1块2 23456 6789 91395Cache主存126126块块

52、=126=126 字地址字地址=1=1比较器比较器未命中输入输出寄存器输入输出寄存器126126WTWA WTNWA142Cache对存储系统性能的影响o 对读操作的影响n 利用时间局部性，将刚刚访问的数据调度到cache中，提高命中率，n 利用空间局部性，采取预读的方式，将相邻的数据调度到cache中，提高命中率o 对写操作的影响n 采取写回的方式提高写速度143cache的命中率与cache容量的关系CH1444.3 高速缓冲存储器o Cache基本原理o 相联存储器o 主存与Cache的地址映射o 替换策略与写操作策略o Cache实际应用145cache实际应用o 块设备缓存o 硬盘缓

53、存o web cache 1464.4 外存储器o 磁表面存储器原理o 硬盘存储器o 磁带存储器o 光盘存储器147磁表面存储器原理o 磁记录读/写原理o 记录方式148磁记录原理o 将磁性材料薄薄的涂在金属或者塑料表面作载磁体来存储信息的方式称为磁表面存储o 大多数外存储器均采用磁记录原理o 磁鼓、软磁盘、硬磁盘、磁带 149磁记录特点o 存储容量大，位价格低o 记录介质可重复使用o 记录信息可长期保存o 非破坏性读出o 采用机械装置，机械结构复杂o 存取速度慢o 对工作环境要求高150磁性材料物理特性o B-磁感应强度o H-外加磁场强度o I-电流o 磁性材料被磁化后，o 工作点总在磁滞

54、回线上。o 剩磁状态+Br , Br。o 矩形磁滞回线Br 较大容易读出，矫顽力Hc较小容易磁化，易于写入信息151磁记录读写原理 磁头：软磁材料做铁芯，其上绕有读写线圈的电磁铁 利用磁性材料剩磁的两种磁化方向 (S-N或N-S)表示二进制数据“0”和“1”。 铁心 读线圈 写线圈 磁层 载磁体 运动方向 I S N N S 152磁表面存储器存储原理o 电磁变换，利用磁头写线圈中的脉冲电流，将数值转换成磁层存储单元中的不同剩磁状态。o 利用磁电变化，通过磁头读出线圈，将存储单元的剩磁状态转换为电信号输出。153记录方式o 形成不同写入电流的方式称为记录方式n 不归零制（NRZ0）n 见“1”

55、就翻不归零制（NRZ1）n 调相制（PM）n 调频制（FM）n 改进调频制（MFM）154不归零制NRZ (Not Return Zero)数据序列数据序列10001110NRZNRZ0 0NRZNRZ1 1155数据序列数据序列10001110PMPMFMFMMFMMFM调相制、调频据序列NRZ0NRZ1PMFMMFM磁记录方式o编码效率： 每次磁化方向变化所存取的数据的多少（位密度/最大磁化翻转密度）o自同步能力：从读出数据中自动提取同步信号的能力（R=最大磁化翻转间隔/最小磁化翻转间隔）157硬盘存储器o 硬盘基本组成o 硬盘数据信息分布o 硬盘读写过程158硬

56、盘基本组成o 盘片组o 主轴驱动机构o 磁头o 磁头驱动定位机构o 读写电路o 接口及控制电路159硬盘存储器基本组成 控制器接口 磁头定位 伺服系统 读/写 电路 磁头 选择电路 电源 空气 过滤系统 主轴电机 控制电路 控制器 定位信息 写入数据 读出数据 磁头地址 磁头 盘片 160Disk 基本结构o若干盘片，每个盘片2面o磁道（Track）o扇区（Sector）spindlesurfacetrackstrack ksectorsgaps161Disk 运动恒速旋转恒速旋转spindle162多盘片结构armspindle163磁盘信息编址和记录格式o 盘面号，以区分要访问的是哪个记录

57、面。软盘只有两个记录面，若是磁盘组，则有若干个记录面。o 所有记录面上半径相等的磁道的集合称为圆柱面Cylinder。一个磁盘组的圆柱面数等于其中一个记录面上的磁道数。o 一台主机如果配有几台磁盘驱动器，则还要给它们编号，以区分是哪台磁盘机工作。因此磁盘地址格式为： 驱动器号 盘面号柱面号扇区号164多盘片结构surface 0surface 1surface 2surface 3surface 4surface 5cylinder kspindleplatter 0platter 1platter 2165Invention of HDD: 1956 5 Mbytes, 24 disks,

58、2kbits/in250 Years Later10 Gbytes on two 1-inch disks300Gbits/inch2 Area Density increased by 150,000,000166167硬盘存储器技术指标o 存储容量n (1GB=106byte)o 存储密度o 平均存取时间168存储密度o 磁盘单位面积上所能存储的二进制信息量n 道密度是沿磁盘半径方向单位长度上的磁道数，单位为道英寸 (TPI) n 位密度是磁道单位长度上记录的二进制代码的位数，单位是位英寸 (BPI)n 面密度：道密度位密度 169数据传输率 byte/s。o 数据传输速率:单位时间从磁盘

59、读/写信息的数量 n 设某磁盘的位密度为M b英寸，转速（线速度）为 V英寸/s，则该盘的数据传输速率为MV bs。n 若转速为m转/s,每条磁道的容量为n字节，则数据传输率为mn字节/s。n 读写磁头定位之后，可以根据磁盘的转速与存储密度来决定信息的传输速率。170平均存取时间o存取时间: 从发出磁盘读写命令起，磁头从当前位置移动到指定的记录位置，并开始读写操作所需时间。o寻道时间 ts : 将磁头定位到指定磁道上所需的时间o等待时间 tr （旋转延时） :n找到指定道后至指定的记录旋转至磁头下的时间，nts 和 tr 都是随机变化的，所以往往用平均值表示。nTavg rotation =

60、1/2 x r/RPMs x 60 sec/1 mino平均存取时间 nTaccess = Tavg seek + Tavg rotation1711 某磁盘组共有8个记录面。盘面存储区内径2英寸,外径8英寸，道密度为100TPI，最内磁道上的位密度为5000BPI，转速为3000转/分，平均找道时间为10ms。问： 1)平均存取时间是多少？ 2)共有多少圆柱面？ 3)总存储容量是多少？ 4) 数据传输率是多少？解： 1）平均存取时间=平均找道时间+平均等待时间 平均等待时间=（1/300060）/2=10 ms 平均存取时间=10ms+10ms=20ms 2) 圆柱面数=有效存储区域长度道密度 （82）/2）10