数字电路与逻辑设计第五章时序逻辑电路

1、第第5 5章章 时序逻辑电路时序逻辑电路5.1 5.1 时序逻辑电路概述时序逻辑电路概述5.2 5.2 同步时序电路的设计同步时序电路的设计5.3 5.3 同步时序电路的分析同步时序电路的分析5.4 5.4 寄存器和锁存器寄存器和锁存器5.5 5.5 移位寄存器移位寄存器5.6 5.6 计计 数数 器器5.7 5.7 序列信号发生器序列信号发生器5.1 时序逻辑电路概述时序逻辑电路概述v图图5.1.1 5.1.1 时序电路框图时序电路框图v图图5.1.2 5.1.2 同步时序电路框图同步时序电路框图 Yk Z1 X1 Zm Xn 组合 电路 存储 电路 Y1 W1 Wk 图5.1.1 时序电路

2、框图 图5.1.2 同步时序电路框图 Z1 X1 Zm Xn Q IJ IK 组合 电路 Y1 Yk CP (a) Z1 X1 Zm Xn Q ID Q ID 组合 电路 Y1 Yk CP (b) Q IJ IK (a)(a)由由JKJK触发器构成的存储电路触发器构成的存储电路(b) (b) 由由D D触发器构成的存储电路触发器构成的存储电路5.2 同步时序电路的设计同步时序电路的设计v图图5.2.1 5.2.1 0101序列检测器的状态图序列检测器的状态图 和原始状态表和原始状态表v图图5.2.2 5.2.2 例例5.2.25.2.2（1 1）的状态图）的状态图 和状态表和状态表v图图5.2

3、.3 5.2.3 例例5.2.25.2.2（2 2）的最小化）的最小化 状态图和状态表状态图和状态表v表表5.2.4 例例5.2.2最小化二进制状最小化二进制状 态表态表v表表5.2.5 5.2.5 例例5.2.25.2.2最小化状态表最小化状态表v表表5.2.6 5.2.6 状态转换真值表和状态转换真值表和 激励表激励表v图图5.2.4 5.2.4 例例5.2.65.2.6的卡诺图的卡诺图v图图5.2.5 5.2.5 例例5.2.35.2.3的逻辑电路图的逻辑电路图v图图5.2.6 5.2.6 111111序列信号检测器的序列信号检测器的 状态图和状态表状态图和状态表v表表5.2.8 5.2

4、.8 最小化状态表最小化状态表v表表5.2.9 5.2.9 二进制状态表二进制状态表v表表5.2.10 5.2.10 状态转换真值表和状态转换真值表和 激励表激励表v图图5.2.7 5.2.7 111111序列信号检测器序列信号检测器 卡诺图及逻辑电路图卡诺图及逻辑电路图图5.2.1 01序列检测器的状态图和原始状态表 A B 0/0 0/0 1/0 1/1 （a)a)状态图状态图 (b)(b)原始状态表原始状态表 图5.2.2 例5.2.2(1)的状态图和状态表 0/0 0/0 1/1 S0 S3 S1 S2 1/0 0/0 1/0 1/0 0/0 (a)(a)状态图状态图 (b)(b)状态

5、表状态表 图5.2.3 例5.2.2(2)的最小化状态图和状态表 S5 S4 S6 S0 1/0 0/0 0/0 S3 S1 1/0 0/0 /0 /0 0/0 1/1 1/0 /0 S2 (a)(a)状态图状态图 (b)(b)状态表状态表 表表5.2.4 例例5.2.2最小化二进制状态表最小化二进制状态表 1112QQnnQ2Q1/ZX010000/001/00100/011/11100/111/0表5.2.5 例5.2.2最小化状态表Q2n+1Q1n+1/Z X Q2Q1 0 1 00 00/0 10/0 01 00/0 01/1 10 00/0 01/0 表5.2.6 状态转换真值表和激

6、励表X Q2 Q1 Q2n+1 Q1n+1 Z D2 D1 J2 K2 J1 K1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 1 1 1 0 0 1 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 0 1 0 0 1 1 1 1 1 1 图5.2.4 例5.2.3的卡诺图 X Q2Q1 00 01 0 1 11 10 1 J1 X Q2Q1 00 01 0 1 11 10 1 K1 X Q2Q1 00 01 0 1 11 10 1 D1 1 X Q2Q1 00 01 0 1 11 10

7、 0 Z 1 0 0 0 0 X Q2Q1 00 01 0 1 11 10 J2 X Q2Q1 00 01 0 1 11 10 1 K2 X Q2Q1 00 01 0 1 11 10 D2 1 1 1 图5.2.5 例5.2.3的逻辑电路图 & (2) Q Q IJ IK 1 & (1) Q Q IJ IK 1 X CP & Z 图5.2.6 111序列信号检测器的状态图及状态表 0/0 0/0 S0 S3 S1 S2 1/0 0/0 1/0 1/1 1/1 0/0 (a)111(a)111序列信号检测器的状态图序列信号检测器的状态图 (b)111(b)111序列信号检

8、测器的状态表序列信号检测器的状态表 表5.2.8 最小化状态表表5.2.9 二进制状态表 1112QQnn/Z X Q2Q1 0 1 00 00/0 01/0 01 00/0 11/0 11 00/0 11/1 表5.2.10 状态转换真值表和激励表 X Q2Q1 00 01 0 1 11 10 0 D2 1 1 0 0 0 X Q2Q1 00 01 0 1 11 10 1 0 D1 1 0 1 0 X Q2Q1 00 01 0 1 11 10 0 0 Z 0 0 1 0 图5.2.7 111序列信号检测器卡诺图及逻辑电路图& Z X CP & (2) Q Q ID (1) Q

9、 Q ID （a）（b）（a a）111111序列信号检测器卡诺图序列信号检测器卡诺图（b b）111111序列信号检测器逻辑电路图序列信号检测器逻辑电路图5.3 同步时序电路的分析同步时序电路的分析v图图5.3.1 5.3.1 例例5.3.15.3.1的逻辑电路图的逻辑电路图v表表5.3.1 5.3.1 例例5.3.15.3.1的状态转换真值表的状态转换真值表v表表5.3.2 5.3.2 例例5.3.15.3.1的状态表和状态图的状态表和状态图v图图5.3.3 5.3.3 例例5.3.25.3.2的逻辑电路图的逻辑电路图v表表5.3.3 5.3.3 例例5.3.25.3.2的状态转换真值表、

10、状态表和状态图的状态转换真值表、状态表和状态图图5.3.1 例5.3.1的逻辑电路图 & Q1 X CP Q1 Q2 Q2 IT1 IT2 Z & 表5.3.1 例5.3.1的状态转换真值表 表5.3.2 例5.3.1的状态表和状态图 S0 S3 S1 S2 1/0 0/0 0/0 1/0 0/0 0/0 1/1 1/0 （a）状态表）状态表 （b）状态图）状态图图5.3.3 例5.3.2的逻辑电路图 Q Q CP Z ID & =1 Y & X CP 表5.3.3 例5.3.2的状态转换真值表、状态表和状态图 X Q Y Qn+1 Z 0 0 1 1 1 0

11、1 0 1 1 1 0 0 0 1 1 1 1 0 0 0 1 0/1 0/1 1/1 1/0 状态转换真值表状态转换真值表状态表状态表状态图状态图5.4 寄存器和锁存器寄存器和锁存器 v图图5.4.1 5.4.1 D D寄存器中寄存器中4 4种指令的功能种指令的功能v图图5.4.2 5.4.2 74LS17574LS175型型4D4D寄存器寄存器v图图5.4.3 5.4.3 74LS37774LS377型型8 8位位D D寄存器寄存器v图图5.4.4 5.4.4 CC4076CC4076型型4 4位位D D寄存器寄存器v表表5.4.1 5.4.1 CC4076CC4076功能表功能表v图图5

12、.4.5 5.4.5 1 1位锁存器位锁存器v图图5.4.6 5.4.6 8 8位锁存器逻辑框图位锁存器逻辑框图图5.4.1 D寄存器中4种指令的功能 Q Q 读出指令 ID & 寄存指令 清除指令 接收指令 RD & A R 图5.4.2 74LS175型4D寄存器 Q Q ID RD 1Q 1Q R 1 CP Cr 4Q 4Q 3Q 3Q 2Q 2Q 1Q 1Q 4D 2D 3D 1D 1 Cr CP 1D (a) (b) 74LS175 (a) (a) 逻辑电路图逻辑电路图 (b) (b) 逻辑框图逻辑框图 图5.4.3 74LS377型8位D寄存器 Q ID 1Q 1

13、CP 1D (a) (b) & 1 & 1 G CP G 8Q 1Q 8D 1D 74LS377 (a) (a) 逻辑电路图逻辑电路图 (b) (b) 逻辑框图逻辑框图图5.4.4 CC4076型4位D寄存器 Q0 Q Q A1 1 & & ID 1 1 & N M G2 G1 Q1 Q A2 1 & ID 1 Q2 Q A3 1 & ID 1 Q3 Q A4 1 & ID 1 1 RD CP Cr CP (a) (b) CC4076 Q3 Q0 A3 A0 N M G2 G1 Cr 1 1 Q Q Q (a)(a) 逻辑电路图逻

14、辑电路图(b) (b) 逻辑框图逻辑框图 表5.4.1 CC4076功能表 图5.4.5 1位锁存器 Q G 1 & 2 & 1 D 图5.4.6 8位锁存器逻辑框图 G OE 8Q 1Q 8D 1D 74LS373 5.5 移位寄存器移位寄存器 v图图5.5.1 5.5.1 单向移位寄存器单向移位寄存器v图图5.5.2 5.5.2 双向移位寄存器双向移位寄存器v图图5.5.3 5.5.3 74LS19574LS195型型4 4位移位寄存器位移位寄存器v表表5.5.1 5.5.1 74LS19574LS195功能表功能表v图图5.5.4 5.5.4 74LS19874LS198

15、型型8 8位双向移位寄存器位双向移位寄存器v表表5.5.2 5.5.2 74LS19874LS198功能表功能表v图图5.5.5 5.5.5 74LS16674LS166构成构成8 8位并位并- -串转换电路串转换电路v表表5.5.3 5.5.3 74LS16674LS166功能表功能表v图图5.5.6 5.5.6 图图5.5.65.5.6（b b）电路工作波形图）电路工作波形图图5.5.1 单向移位寄存器 Q ID (A) Q Q IJ (A) Q ID (B) Q ID (C) Q ID (D) D CP IK Q Q IJ (B) IK Q Q IJ (C) IK Q Q IJ (D)

16、IK D CP 1 (a) (b) (a) 4(a) 4位位D D型移位寄存器型移位寄存器 (b) 4(b) 4位位JKJK型移位寄存器型移位寄存器图5.5.2 双向移位寄存器 D CP 1 & Q ID (A) QA 1 & Q ID (B) QB Q ID (C) QC 1 & Q ID (D) QD M M 1 & 移位指令 图5.5.3 74LS195型4位移位寄存器 D CP R (A) S 1 & 1 & & 1 R (B) S 1 1 & & R (C) S 1 1 & & R (D) S 1

17、 & 1 & 1 1 1 C B A J K SH/ LD Cr QD QD QC QB QA (a) RD (a) (a) 逻辑电路图逻辑电路图 (b)(b)逻辑框图逻辑框图 CP (b) 74LS195 QA QB QC QD QD B A D C SH/ LD Cr J K 表5.5.1 74LS195功能表(a) 74LS195(a) 74LS195功能表之一功能表之一 (b)(b)74LS19574LS195功能表之二功能表之二 图5.5.4 74LS198型8位双向移位寄存器(a)(a) 逻辑电路图逻辑电路图(b) (b) 逻辑框图逻辑框图 MB Cr CP (a)

18、 1 & 1 D0 1 & D1 1 & D2 1 & D3 1 & D4 1 & D5 1 & D6 D7 DSL 1 & 1 1 1 MA DSR Q0 ID CI R Q1 ID CI R Q2 ID CI R Q3 ID CI R Q4 ID CI R Q5 ID C1 R Q6 ID CI R Q7 ID CI R RD 1 1 & d0 d1 d2 d3 d4 d5 d6 d7 单击放大74LS19874LS198型型8 8位双向移位位双向移位寄存器逻辑电路图寄存器逻辑电路图 MB Cr CP (a) 1 &a

19、mp; 1 D0 1 & D1 1 & D2 1 & D3 1 & D4 1 & D5 1 & D6 D7 DSL 1 & 1 1 1 MA DSR Q0 ID CI R Q1 ID CI R Q2 ID CI R Q3 ID CI R Q4 ID CI R Q5 ID C1 R Q6 ID CI R Q7 ID CI R RD 1 1 & d0 d1 d2 d3 d4 d5 d6 d7 表5.5.2 74LS198功能表图5.5.6 74LS166构成8位并-串转换电路 CPB 74LS166 Q7 D0 D7 SH/LD DS

20、R Cr CPA CPB 74LS166 Q7 D0 D7 SH/LD DSR Cr CPA d0 d7 CP 1 控制信号G (b) (a) (a) (a) 逻辑框图逻辑框图 (b) (b) 连接图连接图 表5.5.5 74LS166功能表 图5.5.7 图5.5.6(b)电路工作波形图 T CP CP 9 8T G 1 5.6 计计 数数 器器v表表5.6.1 5.6.1 计数顺序表计数顺序表v图图5.6.1 5.6.1 模模8 8同步二进制同步二进制 加法计数器加法计数器v表表5.6.2 5.6.2 模模8 8计数器状态转换计数器状态转换 真值表和激励表真值表和激励表v图图5.6.2 5

21、.6.2 模模8 8同步二进制可逆同步二进制可逆 计数器计数器v表表5.6.3 5.6.3 例例5.6.25.6.2的状态转换的状态转换 真值表和激励表真值表和激励表v表表5.6.4 5.6.4 例例5.6.35.6.3的状态转换的状态转换 真值表和激励表真值表和激励表v图图5.6.3 5.6.3 同步同步BCDBCD码计数器（一）码计数器（一）v图图5.6.3 5.6.3 同步同步BCDBCD码码 计数器（二）计数器（二）v图图5.6.4 5.6.4 D D型模型模8 8异步加法异步加法 计数器计数器v图图5.6.5 5.6.5 JKJK型模型模8 8异步加法异步加法 计数器计数器v图图5.

22、6.6 5.6.6 模模8 8异步减法计数器异步减法计数器v表表5.6.5 5.6.5 C CA A的真值表的真值表v图图5.6.7 5.6.7 异步十进制计数器异步十进制计数器v图图5.6.8 5.6.8 74LS16174LS161型型4 4位同步位同步 二进制计数器二进制计数器v表表5.6.6 5.6.6 74LS16174LS161的功能表的功能表v图图5.6.9 5.6.9 74LS16174LS161的波形图的波形图v图图5.6.10 5.6.10 74LS19374LS193型型4 4位同步位同步 可逆计数器（一）可逆计数器（一）v图图5.6.10 5.6.10 74LS1937

23、4LS193型型4 4位同步位同步可逆计数器（二）可逆计数器（二）v表表5.6.7 5.6.7 74LS19374LS193的功能表的功能表v图图5.6.11 5.6.11 74LS19174LS191型单时钟型单时钟可逆计数器可逆计数器v表表5.6.8 5.6.8 74LS19174LS191功能表功能表v图图5.6.12 5.6.12 同步清零的电路结构同步清零的电路结构v表表5.6.9 5.6.9 TTLTTL型同步计数器型同步计数器v图图5.6.13 5.6.13 模模1212计数器的连接图计数器的连接图v图图5.6.14 5.6.14 例例5.6.75.6.7连接图连接图v图图5.6

24、.19 5.6.19 模模462462计数器的计数器的 连接图连接图表5.6.1 计数顺序表 图5.6.1 模8同步二进制加计数器 CP Q IT (3) Q IT (2) Q IT (1) Z & 1 (c) & Q3 Q2Q1 00 01 0 1 11 10 T3 1 1 Q3 Q2Q1 00 01 0 1 11 10 1 1 T1 1 1 1 1 Q3 Q2Q1 00 01 0 1 11 10 T2 1 1 1 1 Q3 Q2Q1 00 01 0 1 11 10 Z 1 1 1 (b) (a) (a) 状态图状态图 (b) T(b) T3 3、T T2 2、T T1 1、

25、Z Z的卡诺图的卡诺图 (c)(c)逻辑电路图逻辑电路图 0/0 1/0 2/0 3/0 4/0 7/1 6/0 5/0 (a) 表5.6.2 模8计数器状态转换真值表和激励表 Q3 Q2 Q1 Q3n+1 Q2n+1 Q1n+1 Z T3 T2 T1 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 0 0 1 1 1 1 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 图5.6.2 模8同步二进

26、制可逆计数器 (a) 1/0 0/0 1/0 0/0 1 3 1/0 0/0 2 0/1 0 1/0 0/0 1/1 0/0 1/0 0/0 1/0 0/0 1/0 4 6 5 7 MQ3 Q2Q1 00 01 00 11 10 01 11 10 1 1 1 1 MQ3 Q2Q1 00 01 00 11 10 01 11 10 1 1 1 1 1 1 1 1 T3 T2 MQ3 Q2Q1 00 01 00 11 10 01 11 10 1 1 1 1 MQ3 Q2Q1 00 01 00 11 10 01 11 10 1 1 T1 Z 1 1 1 1 1 1 1 1 1 1 1 1 (b) IT

27、3 Q3 Q3 1 & IT2 Q2 Q2 IT1 Q1 Q1 M CP M 1 (c) Z 1 & 1 & (a)(a) 状态图状态图(b) (b) 卡诺图卡诺图(c) (c) 逻辑电路图逻辑电路图 表5.6.3 例5.6.2的状态转换真值表和激励表 表5.6.4 例5.6.3的状态转换真值表和激励表 N Q4 Q3 Q2 Q1 Q4n+1 Q3n+1 Q2n+1 Q1n+1 J4 K4 J3 K3 J2 K2 J1 K1 Z 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 2 0 0 1 0 0 0 1

28、 1 0 0 0 1 0 3 0 0 1 1 0 1 0 0 0 1 1 1 0 4 0 1 0 0 0 1 0 1 0 0 0 1 0 5 0 1 0 1 0 1 1 0 0 0 1 1 0 6 0 1 1 0 0 1 1 1 0 0 0 1 0 7 0 1 1 1 1 0 0 0 1 1 1 1 0 8 1 0 0 0 1 0 0 1 0 0 0 1 0 9 1 0 0 1 0 0 0 0 1 0 0 1 1 10 0 0 1 0 15 1 1 1 1 图5.6.3 同步BCD码计数器（一） (a) 1 1 J2 Q2Q1 00 01 00 11 10 01 11 10 Q4Q3 K2 1

29、 J3 Q2Q1 00 01 00 11 10 01 11 10 Q4Q3 K3 Q2Q1 00 01 00 11 10 01 11 10 Q4Q3 1 J4 Q2Q1 00 01 00 11 10 01 11 10 Q4Q3 1 K4 Q2Q1 00 01 00 11 10 01 11 10 Q4Q3 1 Z Q2Q1 00 01 00 11 10 01 11 10 Q4Q3 1 (b) 0/0 1/0 2/0 3/0 4/0 9/1 8/0 7/0 6/0 5/0 Q2Q1 00 01 00 11 10 01 11 10 Q4Q3 1 1 (a) (a) 状态图状态图 (b) (b) 卡诺

30、图卡诺图 图5.6.3 同步BCD码计数器（二） (d) 0/0 1/0 2/0 3/0 4/0 9/1 8/0 7/0 6/0 5/0 10 11 14 15 12 13 /1 /1 /0 /0 /1 /0 CP Q IJ (4) & Z & 1 Q IJ (3) & IJ (2) & Q IJ (1) Q Q Q IK & IK IK Q (c) IK (c) (c) 逻辑电路图逻辑电路图 (d) (d) 完整的状态图完整的状态图 图5.6.4 D型模8异步加法计数器 (a) CP ID (3) Q Q ID (2) Q Q ID (1) Q Q Q

31、3 Q2 Q1 CP Q1 Q2 Q3 0 0 0 0 0 1 0 0 1 1 0 1 0 1 0 1 0 1 1 2 3 4 5 6 7 8 (b) 0 (a) (a) 逻辑电路图逻辑电路图 (b) (b) 波形图波形图 图5.6.5 JK型模8异步加法计数器 CP IJ (3) Q Q3 IK Q2 IJ (2) Q IK Q1 IJ (1) Q IK 图5.6.6 模8异步减法计数器 (a) CP ID (3) Q Q ID (2) Q Q ID (1) Q Q Q3 Q2 Q1 (b) IJ Q Q Q IJ (1) Q Q3 Q2 Q1 Q Q IK (3) (2) IK IK IJ

32、 CP CP Q1 Q2 Q3 1 1 1 1 0 1 1 0 1 0 1 0 1 1 0 1 2 3 4 5 6 7 8 (c) (a)(a) D D型模型模8 8异步减法计数器异步减法计数器 (b)JK(b)JK型模型模8 8异步减法计数器异步减法计数器(c)(c)图图(b)(b)所示电路的波形图所示电路的波形图 表5.6.5 CA的真值表 序 号 Q4 Q3 Q2 Q1 CA 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 0 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 0

33、 9 1 0 0 1 1 10 1 0 1 0 15 1 1 1 1 图5.6.7 异步十进制计数器 Q2Q1 00 01 00 11 10 01 11 10 Q4Q3 1 (a) (b) IJ Q IK (A4) CP & & IJ Q IK (A3) IJ Q IK (A2) & IJ Q IK (A1) (a) C(a) CA A卡诺图卡诺图 (b) (b) 逻辑电路图逻辑电路图图5.6.8 74LS161型4位同步二进制计数器 & QA IJA R IKA & 1 & & 1 & QA & QB IJB R IKB

34、 & 1 & & QB & 1 & QC IJC R IKC & 1 & & QC & & QD IJD R IKD & 1 & & QD & & OC 1 CP Cr LD B A C D EP ET CP 74LS161 A B C D QA QB QC QD Cr OC LD EP ET (a) (b) (a) (a) 逻辑电路图逻辑电路图 (b) (b) 逻辑框图逻辑框图表5.6.6 74LS161的功能表 输 入 输 出 rC LD EP ET A B C D QA

35、 QB QC QD 0 0 0 0 0 1 0 A B C D A B C D 1 1 0 1 1 0 1 1 1 1 保 持 保 持 计 数 注：QD为高位。 图5.6.9 74LS161的波形图 CP A QA QB QC QD Cr OC LD B C D EP ET 0 0 1 1 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 12 13 14 15 0 1 2 清除 预置 允许计数 禁止计数 图5.6.10 74LS193型4位同步可逆计数器（一） QA LD C D (a) (A) Q IJ IK Q & 1

36、 1 1 RD1 RD2 QB (B) Q IJ IK Q & & 1 & QC & & (C) Q IJ IK Q 1 & QD & & (D) Q IJ IK Q 1 1 & & 1 & Cr B A & SD OC OB CP+ CP (a) (a) 逻辑电路图逻辑电路图图5.6.10 74LS193型4位同步可逆计数器（二） CP A QA QB QC QD Cr LD C B D 13 清除 加法计数 减法计数 预置 0 14 15 0 1 2 1 0 15 14 CP+ OB OC (c

37、) 74LS193 QA QB QC QD (b) OC OB CP CP+ LD Cr A B C D (b) (b) 逻辑框图逻辑框图 (c) (c) 波形图波形图 表5.6.7 74LS193的功能表 图5.6.11 74LS191型单时钟可逆计数器 A QA QB QC QD LD C B D 13 加法计数 置数 保持 减法计数 14 15 0 1 2 2 2 1 0 15 14 13 CP M S OC/OB OCR (0 或 1) CP 74LS191 A B C D QA QB QC QD S OC/OB LD M (a) OCR (b) (a)(a) 逻辑框图逻辑框图 (b)

38、 (b) 波形图波形图 表5.6.8 74LS191功能表图5.6.12 同步清零的电路结构 (A) Q IJ IK & & 1 CP Cr LD 1 G1 G3 G2 1 A Q G4 表5.6.9 TTL型同步计数器 图5.6.13 模12计数器的连接图 CP (a) 1 1 1 0 0 74LS193 A B C D QA QB QC QD OC LD (b) 1 0 0 1 0 74LS161 A B C D QA QB QC QD Cr OC LD CP+ CP Cr EP ET CP 1 1 计数输入 (a) (a) 连接图之一连接图之一 (b) (b) 连接图之二

39、连接图之二 图5.6.14 例5.6.5连接图 CP 1 0 0 1 1 74LS193 A B C D QA QB QC QD OB LD CP+ CP 图图5.6.15 由由74LS161构成模构成模100计数器计数器 图图5.6.16 由由74LS160实现模实现模100计数器计数器 图图5.6.17 反馈置位法实现模反馈置位法实现模29计数器连接图之一计数器连接图之一图图5.6.18 反馈置位法实现模反馈置位法实现模29计数器连接图之二计数器连接图之二 图5.6.19 模462计数器的连接图 0 1 0 1 输 出 EP (1) ET OC Cr LD CP A D 1 1 0 0 1

40、 EP (3) ET OC Cr LD CP A D 1 0 1 0 EP (2) ET OC Cr LD CP A D CP (b) 1 1 1 Cr 0 1 0 1 输 出 EP (1) ET OC Cr LD CP A D 1 1 1 0 0 1 EP (3) ET OC Cr LD CP A D 1 0 1 0 1 1 EP (2) ET OC Cr LD CP A D CP (a) Cr 0 1 0 0 输 出 EP (1) ET OC Cr LD CP A D 1 1 1 0 0 EP (3) ET OC Cr LD CP A D 0 1 1 1 1 EP (2) ET OC Cr

41、 LD CP A D CP (c) Cr 1 (a) (a) 连接图之一连接图之一 (b) (b) 连接图之二连接图之二 (c)(c)连接图之三连接图之三5.7 序列信号发生器图序列信号发生器图v图图5.7.1 5.7.1 移存型序列信号发生器移存型序列信号发生器v图图5.7.2 5.7.2 例例5.7.15.7.1的工作状态的工作状态v图图5.7.3 5.7.3 例例5.7.15.7.1的状态图的状态图v表表5.7.1 5.7.1 例例5.7.15.7.1状态转换真值表和激励表状态转换真值表和激励表v图图5.7.4 5.7.4 移位寄存器型序列信号发生器移位寄存器型序列信号发生器v图图5.7.5 5.7.5 例例5.7.25.7.2的工作状态图的工作状态图v图图5.7.6 5.7.6 例例5.7.25.7.2的状态图的状态图v表表5.7.2 5.7.2 例例5.7.25.7.2的状态转换真值表和激励表的状态转换真值表和激励表v图图5.7.7 5.7.7 例例5.7.25.7.2移存器型序列信号发生器的逻辑图移存器型序列信号发生器的