多功能数字钟课程设计报告

1、石家庄经济学院信息工程学院电子信息工程与通信工程专业电子技术课程设计报告题目： 多功能数字钟 姓 名 赵竞竞 学 号 408109060119 班 级 4081090601 指导教师 王清 2010年 6 月 30 日要求：1指导教师按照课程设计大纲要求完成学生课程设计指导工作。2课程设计任务书由指导教师照大纲要求填写，内容要全面。3课程设计报告由参加本学生填写。课程设计结束时交指导教师。(打印稿一份，电子稿一份)4指导教师要根据每一位学生课程设计任务完成情况，认真审核设计报告，并在课程设计结束时，给出客观、准确的评语和成绩。5课程设计任务书和报告要语言流畅，图表正确规范。6本表要用钢笔、圆柱

2、笔填写或打印，字迹工整。（请把此页打印在封面的背面，打印时请删除此句话）课程设计任务书班级 4081090601 姓名 赵竞竞 学号408109060119 课程设计题目 多功能数字钟 课程设计起止日期 至 实习地点 教学实验楼5105 课程设计内容与要求一、设计内容本项目利用中小规模集成芯片设计并制作多功能数字钟。以同步十进制计数器为核心，结合多谐振荡器、译码器、门电路及数码管共同组成可以实现准确计时、校时、报时和闹时的多功能数字钟。二、多功能数字钟设计要求1、准确计时，以数字形式显示时(0023)、分(0059)、秒(0059)的时间。2、具有校时功能。3、仿电台整点报时。4、时控制，在2

3、4h内以5min为单位，根据需要在若干个预定时刻(可按照作息时间表安排)发出信号并驱动音响电路进行“闹时”。本方案预定8点闹时，每五分钟一次，每次一分钟。三、课程设计的总体要求1设计电路实现题目要求；2电路在功能相当的情况下设计越简单越好；3. 注意布线，要直角连接，选最短路径；4. 注意用电安全，所加电压不能太高，以免烧坏芯片。 指导教师 王清 年 月 日一、设计原理与技术方法：包括：电路工作原理分析与原理图、元器件选择与参数计算、电路调试方法与结果说明；软件设计说明书与流程图、软件源程序代码、软件调试方法与运行结果说明。1、总体设计方案 整体电路可以分为脉冲发生电路、分频电路、计时电路、译

4、码器驱动电路、数码管显示电路、校时电路、报时电路及闹时电路。整体方案原理框图如下： 图 1-1整体原理框图2、脉冲发生电路 本方案中脉冲发生电路采用由555定时器外接电阻电容构成的多谐振荡器来产生脉冲波。由此脉冲波充当时钟信号，信号周期的计算公式为T=(R1+2*R2)*C*LN2,所以产生秒脉冲的振荡电路的外接电阻电容参数可设为R1=R2=48K，C1=0.01uf，C=10uf。振荡电路图如下：数码管数码管数码管数码管数码管数码管译码器译码器译码器译码器译码器译码器时十位计数时个位计数分个位计数分十位计数秒十位计数秒个位计数校时控制电路校分控制电路校秒控制电路2HZ多谐振荡电路1HZ多谐振

5、荡电路报时电路闹时电路扩展部分课程设计报告注：此表可加附页555 图 2-1 秒脉冲发生电路3、分频电路 本方案中的分频电路用于将1KHZ的脉冲信号分频为500HZ的脉冲信号，然后用在整点报时电路中，达到仿电台报时的效果。分频电路采用74LS74双D触发器中的其中一个触发器，将置位输入端和复位输入端 接高，将数据输出的反相端接数据输入端D，则在时钟信号的上升沿到达时，数据输出端Q将翻转，从而实现1/2分频，输出脉冲信号的频率为时钟信号频率的一半。1KHZ的脉冲信号同样由555定时器外接电阻电容接成多谐振荡器来产生。参数设定为R1=R2=4.8K，C1=0.01uf,C=0.1uf,此时T=0.

6、001S电路图如下：500HZ 图3-1 分频电路4、计时电路 计时电路分为六十进制的计数电路和二十四进制计数电路，分秒计时电路均为六十进制计数电路，时计时电路为二十四进制计数电路。分秒计时电路均由两片74ls160芯片接成六十进制计数器构成。 (1)分秒计时电路 分秒计时电路由两片同步十进制计数器构成，秒个位、分个位直接利用十进制计数器，不做改变，但是预置数端LD，异步置零复位端RD，工作状态控制端EP、ET均接高电平，即始终处于计数状态。两片计数器的数据输入端D0D3均接低电平。秒十位、分十位由十进制计数器接成六进制计数器得到，用置数法得到六进制计数器，将74ls160的输出端Q0、Q2接

7、二输入与非门，与非门输出端接预置数端LD，则当输出数据为0101时，预置数端为低，即当下一个时钟脉冲上升沿到达时，芯片开始置数，此时，由于置数端均为零，则数据输出端均变为零，即得到05六进制计数器，为了将两片计数器接成六十进制计数器，我们采用串行进位方式，将低位计数器的进位输出端CO接非门，再接高位计数器时钟信号输入端CLK，从而构成六十进制计数器。电路图如下：时钟信号 图4-1-1 六十进制计数器 (2)时计时电路 时计时电路为二十四进制计数器，同样用同步十进制计数器来接。这里，我们采用整体置数法将百进制计数器接成24进制计数器。高位片与低位片之间采用并行进位输入的方式来接成百进制计数器，即

8、将低位片的进位输出端CO接高位片的状态控制端EP、ET.数据输入端同样全接低，复位端接高，低位片的状态控制端都接高。为了实现0023的计数功能，则将时个位的输出端Q0、Q1和时十位的输出端Q1接三输入与非门（74ls10），与非门的输出端接两片计数器的预置数端LD，从而实现整体指数的功能，当计数器从00计数到23时，计数器均工作在预置数状态，当下一个时钟脉冲的上升沿到达时，两片计数器均被置零，从而实现小时的24进制计数功能。电路图如下：时钟信号 图4-2-1 二十四进制计数器（3）时、分、秒计时功能的实现 为了实现时、分、秒的准确计时，则可将秒六十进制计时电路、分六十进制计时电路和时二十四进制

9、计时电路进行级联。同串行进位方式相同，将秒十位的进位输出接非门，再接分个位的时钟输入端clk，分十位的进位输出接非门，再接小时的时钟输入端CLK。由于分十位和秒十位都为六进制计数器，则进位输出端可等同于计数器输出端Q2，当计数器由0101变为0000时可以得到进位脉冲。整体计时电路如下：1HZ秒脉冲秒计时器时计时器分计时器 图4-3-1 时钟时分秒计时电路5、译码器驱动电路及数码管显示电路 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。这里，我们用74ls48七段显示译码器来驱动七段阴极数码管。用74ls48驱动数码管时需保证

10、其脉冲消隐输出端RBO，脉冲消隐输入端RBI及灯测试输入端LT均接高电平。而七段阴极数码管的7、6、4、2、1、9、10管脚分别对应数码管的ag段，即接译码器的13、12、11、10、15、14管脚。译码器的数据输入端D0D3分别对应计数器的数据输出端Q0Q3。电路图如下： 图5-1译码器驱动电路及数码管显示电路6、校时电路 当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。本方案中采用快校的方法，即通过校时控制电路将2HZ的校时脉冲

11、加到计数单元的输入端，因此，应截断分个位、时个位和秒个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。2HZ的校时脉冲同样由555定时器接适当的外接电阻电容得到。由脉冲周期的计算公式可知参数设定为R1=R2=24K，C=10uf，C1=0.01uf。接法同1中的秒脉冲振荡电路接法。当开关闭合时，计时单元接入校时脉冲，当开关断开时，计时电路正常计时。为了防止开关断开闭合时发生抖动，可在开关两侧并接一小电容，10nf电容即可。其中电路中接入电容可以防抖动。校时电路图如下：至秒个位计数器至分各位计数器至十个位计数器秒十位进位信号分十位进位信号秒脉冲 图6-1校时控制电路 7

12、、仿电台整点报时电路 一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，一般为4低音1高音发出间断声响。根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路控制报时信号。设4低音（约500hz）分别发生在59分51秒，59分53秒，59分55秒，59分57秒，最后一声高音发生在59分59秒，约1KHZ。由表可知只有当分十位为0101，分个位为1001，秒十位为0101，秒个位Q0=1时报时电路才能正常工作。秒个位Q3=0时低音，Q3=1时为高音。表1 整点报时电路功能

13、表CP(秒)Q3Q2Q1Q0功能500000510001鸣低音520010停530011鸣低音540100停550101鸣低音560110停570111鸣低音581000停591001鸣高音000000停报时控制电路如下：音响电路500HZ1KHZ分十位Q2分十位Q0分个位Q3分个位Q0秒十位Q2秒十位Q0秒个位Q0 秒个位Q3 图 7-1 仿电台整点报时电路（其中，500hz脉冲可由分频电路得到，详见2）8、闹时电路 时钟在指定的时刻驱动音响电路闹时，本方案设定闹时时间为8时00分，持续时间为一分钟，若不断开闹时开关，则五分钟后继续闹时，同样持续一分钟。所以可采用与非门、或非门、非门等门电路

14、组成闹时控制电路，由计数单元的数据输出端的高低电平控制闹时与否，然后再接音响电路，从而实现闹时功能。具体方案为：当时分位=0000，时个位=0001，分个位=0000或者0101时可驱动音响电路进行闹时。这里我们用到74ls10（三输入与非门）、74ls00（与非门）、74ls04（非门）、74ls02（或非门）。具体电路图如下： 时十位Q0时十位Q1时个位Q3时个位Q0分个位Q0分个位Q1分个位Q2分个位Q3分个位Q0分个位Q2分个位Q1分个位Q3 图 8-1 闹时电路9、整体电路图 图 9-1 设计方案整体电路10、使用元件 （1）设计所需元件： 555定时器-3个 74ls160（同步十

15、进制计数器）-6个 74ls48（BCD七段显示译码器）-6个 74ls74（双D触发器）-1个 74ls10（三输入与非门）-1个 74ls30（八输入与非门）-1个 74ls00（二输入与非门）-8个 74ls04（非门）-1个 74ls02（二输入或非门）-2个 七段阴极数码管-6个 电阻1K-5个 3K-3个 20-1个 47K-2个 20K-2个 4.7K-2个 100-2个 200-4个 电容0.01uf-6个 0.1uf-1个 10uf-2个 蜂鸣器-1个 万用表一个 电路板2块 导线若干 焊锡若干（2）工具 镊子、钳子、电烙铁各一个。 (3）各芯片管脚图及功能表 1、555定时

16、器的内部结构如图（a）所示。它由分压器、两个电压比较器、基本RS触发器、晶体管及缓冲器组成。 1脚是接地端GND，2脚是低电平触发端，3脚是输出端OUT,四脚是复位端FT，5脚是电压控制端，6脚是高电平触发端，7脚是放电端，8脚是电源端VCC。 555定时器功能见表1，其中4脚为复位端，当RD为低电平时，不管其他输入端的状态如何，输出UO为低电平。只有当RD接高电平时，输出的状态将由2脚低电平触发端和6脚高电平触发端电压的大小来决定，因此，在正常工作时，应将4脚接高电平。 当ui1<(2/3)VCC,ui2<(1/3)VCC时，放电晶体管VT截止，输出端仍为高电平。 当ui1>

17、;(2/3)VCC,ui2>(1/3)VCC时，放电晶体管VT导通，输出端UO为低电平。 当ui1<(2/3)VCC,ui2>(1/3)VCC时，电路亦保持原来状态不变。如果在电压控制端施加一个外加电压，比较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化，进而影响电路的工作状态。 图10-3-1（b）逻辑符号图10-3-1（a） 555定时器内部结构 表2 555定时器功能表输入输出高电平触发端Ui1低电平触发端Ui2复位端RD输出Uo晶体管VT的状态XX00导通< (2/3) VCC< (1/3) VCC11截止>(2/3)VCC>(1

18、/3)VCC10导通<(2/3)VCC>(1/3)VCC1不变不变2、同步十进制计数器74ls160功能表及引脚图。74ls160 图10-3-2 74ls160引脚图 表3 74LS160功能表输    入输    出CPEPETQ××0××全“L”01××预置数据1111计数×110×保持×11×0保持 3、BCD七段显示译码器74ls48功能表及管脚图。 图10-3-3 74ls48管脚图表4 74ls48功能表 11

19、、电路调试方法及结果说明 整体电路分为计时模块，脉冲发生模块，校时模块，报时及音响模块，闹时模块。调试时分模块在数字电路试验箱上进行调试，逐个检查各模块的功能及解决出现的问题。 计时模块调试时，为秒个位计时单元加秒脉冲，观察计数器是否按要求工作。 脉冲发生模块调试时将脉冲输出端接示波器，观察波形周期是否为所需周期。 校时电路调试时，须将校时控制部分与计时单元放在一起调试，加上2HZ校时脉冲，观察各校时开关闭合时，时钟是否正确校时。 报时及音响电路的调试也与计时部分和校时部分一起调试，利用校时电路将计时器的输出设定为接近整点的时间，然后观察整点时，报时电路是否正常工作。 闹时电路的调试方法同校时电路。二、课程设计工作记录：(1)设计步骤与时间安排2010年6月12日到2010年6月18日开始设计电路，先是在图书馆、网上查找各种资料为设计电路做准备，接着设计电路并用仿真软件对设计方案进行可行性验证。2010年6月21日开始学习焊接知识，练习一些简单的电路，从而掌握这门技术。2010年6月22日到2010年6月25日开始焊接电路,按电路原理图分级安装连接；并且在每焊接一部时进行检验是否虚焊漏焊。(2)调试步骤与时间安排2010年6月26日到2010年6月27日进行调试1