计算机组织与体系结构 课后习题答案

1、 体系结构课后习题答案第二章 1，设A,B,C的内存地址分别是Ai,Bi,Ci,i从1到1000 LOAD M (Ai) ADD M (Bi) STOR M(Ci)2, a LOAD M (2) 00000001|000000000010b 一次3,在IAS机上读取一个值的过程如下：IR中操作码控制总线，存储器地址XMAR,MAR中值地址总线X中数据数据总线，数总线地址MBR写入一个值：IR中操作码控制总线，存储器地址XMAR,MAR值地址总线MBR值数据总线，数据总线值X4,程序代码：LOAD M(0FA) ADD M(0FB) LOAD M(0FA) JUMP +M(08D,0:19) L

2、OAD M(0FA) ADD M(0FB) 程序代码意图：首先装入0FA值，然后与0FB相加，再装入0FA值，若AC中值非负，取0FA左指令再装入（0FA）将0FB的值相加后装入AC中5，如图所示6,便于同时存取两个连续地址序号的存储单元，提高访问速度7,(1)存储器数据传输率快了32倍(2)数据通道最大数目增大了一倍(3)单通道最大数据传输速率提升了5倍。各种技术的使用，提升了整机的性能。8,回答正确，但是不适合用户理解。MAC机的时钟速率是1.2ghz，P4为2.4ghz，而时钟速率在一定程度上反映了计算机的执行速度，所以P4的机器可能是目前最符合用户要求的机型。9,在这种表示方法中，10

3、个管表示了十个数字，而使用二进制可以表示 个数字10,（画图） 略11， MIPS=*12,MIPS=*CPI(VAX)=5,CPI(IBM)=1.39IC13,CPI=(1+2+2+2)/=7* MIPS=* =*=5.71* T=7*=1.75*14,a:算术平均法适用于较多程序，抖动较大调和平均发适用于较少程序，抖动较小 b:计算机A Ra=1/4(100+0.1+0.2+1)25 MIPS Rb=4/(1/100+10+5+1)=0.25 MIPS 计算机B Ra=1/4(10+0.1+1+1/8)=3.06 Rb=4/(0.11108)0.21 计算机C Ra=1/4(5+5+2+1

4、)=3.25 Rb=4/(0.2+0.2+0.5+1)2.1 故 CAB第三章1 步骤一 存储器 CPU寄存器 1 0011 1 pc 2 5940 ac 3 26 0011 ir 5 0003 6 步骤二 存储器 CPU寄存器 1 0011 2 pc 2 5940 0003 ac 3 26 0011 ir 5 0003 6 步骤三 存储器 CPU寄存器 1 0011 2 pc 2 5940 0003 ac 3 26 5940 ir 5 0003 6 940 0003步骤四 存储器 CPU寄存器 1 0011 3 pc 2 5940 0006 ac 3 26 5940 ir 5 0003 33

5、6 6 940 0003步骤五 存储器 CPU寄存器 1 0011 3 pc 2 5940 0006 ac 3 26 26 ir 5 0003 6 940 0003步骤六 存储器 CPU寄存器 1 0011 4 pc 2 5940 0006 ac 3 26 26 ir 5 0003 6 00063.2 步骤一中详细解释:Pc中内容为300，将PCMAR，然后将第一条指令装入数据总线，数据总线MBR，MBRIR3.3 (a)最大可直接寻址的容量是 b (b),1,取一次指令要两次访问存储器 2,将降低存储器容量 (c) 程序计数器和指令寄存器各需要24位和8位。3.4 (a)0() (b) 0(

6、) (c)I/O模块与CPU互连的特点 (d) 个，1个。因为总共只有16位cpu地址，故处理器只能支持（16I/O端口位数）的位数3.5T=1/2*,外部数据总线L1=16，L=32(1) f=1/t=2* v=*fb/s(2) 能提高性能，由公式v1/T*可知f与L变大都可以提高传输速率3.6(1)电传输入INPRINPRCPU（经I/O模块）CPUOUTR（经I/O模块）OUTR电传输出 (2)设置优先级，cpu处理为1，cpu通过I/O模块向外输出或者输入为2，电传输入/输出为3.设置中断允许位，当优先级较低的操作遇到高优先级操作的中断请求时，置IEN1，允许中断，从而实高速cpu处理

7、与低速I/O处理的协调。3.7(1)(2)传指令时，为相同的传输速率 传数据时，仍然为倍差3.8 这段时间一定比时钟周期小。因为链式反应在一个时钟周期开始的时候应判断各主控方的优先级，只有该时间周期小于时钟周期才能即调整优先级又实现各主控方各自的操作。3.9 减小工作量，提高效率。因为不用判断优先级为16的设备的TR线，任一高优先级设备可抢占该设备时间片，只有TR0TR15都无效时，TR16自然使用时间片。3.10 (1) 因为中断就是为了提高高速设备的使用效率，平衡高低速设备。故优先级越低，其速率就越低，其余高优先级操作耗时都比其少，所以TR16的平均等待时间就最低。（在该特定设备中） (2

8、) 若其余操作一直请求使用时间片，这种条件下不成立。3.11（a）时钟周期T = 1 / f = 100 ns 读总线周期 = 2.5T = 250 ns（b）250 20 = 230 ns 处理器至少应在230ns时将数据放到总线上3.13（a）总线时钟周期 = 1 / f * 109 ns =200 ns Write信号宽度 = 50 * 200 = 1000（b） （c）3.14（a）原周期 = 4 + 4 * 3 =16时钟周期 4 * 2 /16 = 50%（b）原周期 = 4 + 3 * 3 + 13 = 26时钟周期 4 * 2 / 26 = 30.8%3.15（a）Intel8

9、088的总线宽度为8位 时钟周期 T = 1 / f = 1 / 8M =125 ns 4 * 8 / 4T = 64M 位/s（b）2 * 8 / 4T = 32M 位/s3.16若使用偶对齐的字，取操作数需要4个存储器周期（包括取指令），4 *4 / 4M = 4 ms若使用偶对齐的字，取操作数需要8个存储器周期（包括取指令），8 *4 / 4M = 8 ms3.171 * 20% + 2 * 40% + 4 * 40% = 2.6处理速率相对16位微处理器提高了1.6倍3.18处理器处理完一条指令后才会进入中断处理周期9 * T = 9 / f = 9 / 10M = 900 ns第四章

10、4.1m=64，k=4组数v=m / k=64 / 4=16=2d， d=4块数4k=2s，s=12标记=s-d=8位块大小=2w=128*8=210，w=10主存地址= 标记 组 字84104.2k = 2块大小=行大小=2w = 16，w = 4寻址单元数=2s+w = 64M= 64*220 s + w = 26，s = 22cache的行数= k*v = k*2d = 8K / 16d = 8标记大小= s d = 14主存地址= 标记 组 字14844.3（a）直接映射地址标记=8行=14字=211111111044416666666619992BBBBBBBB2EEE3（b）全关联

11、映射地址标记=22字=211111104444416666661999992BBBBBB2EEEEE3（c）两路组关联映射地址标记=9组=13字=2111111022044416666660CC19992BBBBBB1770EEE34.4（a）地址长度=s+w=24 寻址单元数=2s+w=224 块大小=2w=4 主存的块数=2s=222 Cache行数=m=2r=214 标记大小=s-r=8（b）地址长度=s+w=24 寻址单元数=2s+w=224 块大小=2w=4 主存的块数=2s=222 标记大小=s=22（c）地址长度=s+w=24 寻址单元数=2s+w=224 块大小=2w=4 主存

12、的块数=2s=222 每组的行数=k=2 组数v=2d=213 Cache行数=k*v=2*213=214 标记大小=s-d=94.5每组的行数=k=4块大小=行大小=2w=4*4=24，w=4行数=16k / 24 = 210=k*v组数v=210 / 22 = 28 = 2d，d=8标记s d = 20主存地址= 标记 组 字2084对于地址ABCDE8F8，转化为二进制为：1010 1011 1100 1101 1110 1000 1111 1000块号j=1010 1011 1100 1101 1110 1000 1111 1000 / 2w 组号i=j mod v=（1010 101

13、1 1100 1101 1110 1000 1111 1000 / 24）mod 28 =27+23 + 22 + 2 + 1=143故地址ABCDE8F8映射到cache的第143组中四行中的任意一行4.8（a）块大小=2w= 8，w=3 行数m=2r=32，r=5 s + w = 16，s = 13主存地址 = 标记 行 字853（b）0001 0001 0001 1011块号j = 0001 0001 0001 1011 / 8 = 29 + 25 + 21 + 20行号i = j mod m = （29 + 25 + 21 + 20）mod 25 = 3以此类推，1100 0011 0

14、011 0100的行号为6；1101 0000 0001 1101的行号为3；1010 1010 1010 1010的行号为21。另解：0001 0001 0001 1011（00011=3）1100 0011 0011 0100（00110=6）1101 0000 0001 1101（00011=3）1010 1010 1010 1010（10101=21）（c） 0001 1010 0001 1000 0001 1010 0001 1001 0001 1010 0001 1011 0001 1010 0001 1100 0001 1010 0001 1101 0001 1010 0001

15、1110 0001 1010 0001 1111（d）32*8=256（e）标记用来将能装入同一行的不同块区分开来。4.11（a）行大小=2w = 64，w = 6 地址长度=s + w =32，s = 26 标记大小= s r = 20，r = 6 主存地址= 标记 行 字2066 寻址单元数=2s+w=232 主存的块数=2s=226 Cache行数=m=2r=26（b）行大小=2w = 64，w = 6 地址长度=s + w =32，s = 26 主存地址= 标记 字266 寻址单元数=2s+w=232 主存的块数=2s=226 Cache行数不确定 标记大小=s=26（c）每组的行数=

16、k=4 行大小=2w = 64，w = 6 地址长度=s + w =32，s = 26 标记大小= s d = 9，d = 17 主存地址= 标记 组 字9176 寻址单元数=2s+w=232 主存的块数=2s=226 Cache组数=v=2d=217 Cache的行数=k*2d =4*217 = 219 标记大小=s d =94.12（a）块大小=行大小=2w = 16，w = 4 寻址单元数=2s+w= 1M = 220，s + w = 20，s =16 Cache行数=m=2r=64K / 16 = 212，r = 12 标记大小= s r = 4 主存地址= 标记 行 字4124 地址

17、标记=4行=12字=4F0010F00100123401234CABBECABBE（b）F0010 E0011（c）块大小=行大小=2w = 16，w = 4 寻址单元数=2s+w= 1M = 220，s + w = 20，s =16 主存地址= 标记 字164地址标记=16字=4F0010F0010CABBECABBE（d）块大小=行大小=2w = 16，w = 4 寻址单元数=2s+w= 1M = 220，s + w = 20，s =16 每组的行数= k = 2 Cache行数=k*2d = 64K / 16 = 212，d = 11 标记大小= s d = 5 主存地址= 标记 组 字

18、5114地址标记=5组=11字=4F00101E001001234001234CABBE192BBE4.13每行用两位来做标记。最开始装入四行中的每一行分别标记为0、1、2、3。当0行被引用时，标记不变；当1行被引用时，1行标记改为0，0行标记加1；2行被引用时，2行标记改为0，0、1行标记分别加1；3行被引用时，3行标记改为0，0、1、2行标记分别加1；当把一块读入到这组中时，标记就为0，原0、1、2行标记分别加1，3行被替换出去。4.14 对于回写式Cache，换出一行用30 + 7 * 5=65ns时间。对于写直达式Cache，行的每次更新都要用30ns将字写到主存。故，若行换出之前写入

19、平均超过3次的话，回写式更有效。4.15（a）对于外层循环，程序停留在对数组a的元素的不断存取。（b）对于内层循环，在一小段时间内，程序停留在在数组a中某一元素的不断存取。4.18（a）未命中次数=24 命中率=1 24 / 8 + (18 + 16) * 10 = 93.1%（b）未命中次数=6 命中率=1 6 / 8 + (18 + 16) * 10 = 98.3%4.19（a）106 *8 *0.001 = 8000美分 = 80美元（b）106 *8 *0.01 = 80000美分 = 800美元（c）100 * H + 1200 * (1 H) = 100 * 1.1 H = 99.

20、1%4.21（a）50 + 15 * 5 +2.5 = 127.5 ns（b）原平均存取时间=2.5 * 0.95 + 127.5 *0.05 = 8.75 ns 行增加到128字节后： Cache丢失时存取时间 = 50 + 31 *5 + 2.5 = 207.5 ns 平均存取时间 = 2.5 * 0.97 + 207.5 *0.03 = 8.65 ns 因此降低了平均存取时间。4.22字在Cache的概率 = 0.9，存取时间 = 20 ns字在主存的概率 = 0.1 *0.6 = 0.06，存取时间 = 60 + 20 = 80 ns字在磁盘的概率 = 0.1 * 0.4 = 0.04

21、，存取时间 = 12 + 60 +20 = 92 ns平均存取时间 = 20 * 0.9 + 80 * 0.06 + 92 * 0.04 = 26.48 ns4.24（a）时钟周期 T = 1 / f = 1 / 16.67M =60 ns 存储器周期 = 2T*0.9 + 3T * 0.1 = 126 ns（b）2T*0.9 + 5T * 0.1 = 138 ns4.25（a）1M * 2 * 300 / 109 = 60%（b）假设Cache的存取时间为x ns 总线利用率 = (0.5 *2 *x + 0.5 * 2 *300) *1M /109 =(x + 300) /1000 知 x300，故总线利用率 60% 若x300，则总线利用率30%4.26（a）Ta = W * (Tc + Tb) + (1 - W) * Tc + ( 1 - H ) * Tm （b）Ta =Wb * ( Tc + Tm )4.27Ta = H1 * Tc1 + (H2 H1) * Tc2 + (1 H2) * (Tm + Tc1)4.28（a）1 + 4 =5时钟周期（b）（c）1 + 4 * 4 = 17时钟周期4.29行大小为一个字时，突发式和非突发式传送的平均读丢失代价相