暑期实习报告——简易数字钟

1、. 电子实习报告 数字钟姓名：严宏海学号：20101003032班级：075102-22指导老师：王巍、郝国成、张晓峰、闻兆海、王国洪、吴让仲、李杏梅、王瑾中国地质大学（武汉）机械与电子信息学院通信工程专业2012年6月12日目 录一、实验内容及要求2二、软件和硬件设计22.1基本功能电路设计32.2扩展电路设计6三、调试过程与结果 73.1调试过程 83.2调试结果 8四、实验心得8五、附录85.1元器件清单95.2基本功能电路图10一、实验内容及要求任务：1、设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟；要求：1用555定时器设计一个秒钟脉冲发生器，输入

2、1HZ的时钟；（对已有1kHz频率时钟脉冲进行分频）；2能显示时、分、秒，24小时制；3. 设计晶体震荡电路来输入时钟脉冲；4.用同步十进制集成计数器74LS90,74LS92设计一个分秒钟计数器,即六十进制计数器.；5.用同步十进制集成计数器74LS90设计一个24小时计数器,6.拓展部分：整点报时功能，要求当数字钟的时、分和秒计数器计到7点59分51，53，55，57,59秒驱动音响电路，四高一低，最后一声为高音结束，整点报时结束；整点闹时功能，要求当数字钟的分和秒计数器计到59分01开始闹时，闹时持续一分钟，整点闹时结束。主要性能要求：1 计时准确2 时间显示正常（无闪烁），时为24进制

3、，分秒为60进制，能正常进位和清零3 校准电路能按需灵敏地校准分和时二、软件和硬件设计 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。下图所示为数字钟的一般构成框图。整点报时电路时显示器分显示器秒显示器时译码器时计数器分译码器时译码器时计数器秒译码器分计数器秒计数器校时电路振荡器分频器 图2-1数字计时器的组成框图 21基本功能电路设计1、振荡器 方案一：数字计时器电路的振荡器有两种，一种为石英晶体振荡器，一种为555振荡器。石英晶体振荡器的特点是振荡频率准

4、确、电路结构简单、频率易调整。本设计实验用555定时器与RC构成的多谐振荡器。如下图。方案二:选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。图 1 石英晶体振荡器图方案三：由集成逻辑门与RC组成的时钟源振荡器。图 2 门电路组成的多谐振荡器图用555组成的脉冲产生电路: R1=15*103，R2=68*103，C=10F ，则555所产生的脉冲的为:f=1.43/(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。石英晶体振

5、荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.72K之间;对于CMOS门则常在10100M之间。由门电路组成的多谐振荡器的振荡周期与时间常数RC有关，制作简单，材料易得，本方案选择方案一。2、分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS90进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。其电路图如下：3、计时电路（该部分电路图见附录）秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数

6、器采用中规模集成计数器74LS90,74LS92。因为秒个位是十进制，所以R0和R9接地，当计数器计数到9即QDQCQBQA=1001时，计数器自动清零，QD从高电平转变为低电平，同时向秒十位输送一个计数脉冲，使秒十位开始计数，由于秒十位是六进制，所以秒十位计数器A3=0，当QCQBQA=101时，秒十位计数器自动清零。当秒十位QC由高电平转变为低电平时，通过与非电路，向分个位计数器输送一个进位脉冲，使分个位开始计数，分个位和分十位计数及进位原理同秒个位和秒十位相同。当分十位QC由高电平转变为低电平时，通过与非电路，向时个位计数器输送一个进位脉冲，使时个位开始计数，当时十位QBQA=10及时个

7、位QCQBQA=100时，时计数器通过与非电路自动清零，实现二十四进制计数。4、校时电路（该部分电路图见附录）数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 :在小时校正时不影响分和秒的正常计数 。在分校正时不影响秒和小时的正常计数 。如图2.2所示，当闭合开关时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。与非门可选74LS00，非门则可用与非门

8、2个输入端并接来代替节省芯片。因此实际使用时，须对开关的状态进行消除抖动处理，图2.2为加2个0.01uF的电容。4、译码器与显示器译码是将给定的代码进行翻译。计数器采用的码制不同，译码电路也不同74HC4511驱动器是与8421BCD编码计数器配合用的七段译码驱动器。4511的输入端和计数器对应的输出端、4511的输出端和七段显示器的对应段相本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极或共阴极显示器。4511译码器对应的显示器是共阴极显示器。三八显示器真值表Q0Q1Q2Q3abcdefg显示0001011000010010110100120011111100130100

9、01100114010110110115011000111116011111100007100011111118100111101195、数字钟原理分析首先由555振荡器产生1KHZ的振荡信号，经过三级分频器分频，第一个分频器输出频率为500HZ的振荡信号，第二个分频器输出频率为10HZ的振荡信号，第三个分频器输出频率为1HZ的振荡信号，分别供以后的扩展电路使用。1HZ的信号作为输入信号输入到数字钟.秒个位的计数器，同时也作为数字钟校时脉冲信号。因为秒个位是十进制，所以R0和R9接地，当计数器计数到9即QDQCQBQA=1001时，计数器自动清零，QD从高电平转变为低电平，同时向秒十位输送一个

10、计数脉冲，使秒十位开始计数，由于秒十位是六进制，所以秒十位计数器A3=0，当QCQBQA=101时，秒十位计数器自动清零。当秒十位QC由高电平转变为低电平时，通过与非电路，向分个位计数器输送一个进位脉冲，使分个位开始计数，分个位和分十位计数及进位原理同秒个位和秒十位相同。当分十位QC由高电平转变为低电平时，通过与非电路，向时个位计数器输送一个进位脉冲，使时个位开始计数，当时十位QBQA=10及时个位QCQBQA=100时，时计数器通过与非电路自动清零，实现二十四进制计数。2.2扩展电路2.2.1闹时原理图： 原理分析：设置闹时时间为7时59分。闹时持续一分钟至八点整。M代表上午的输入信号，设置

11、为高电平，时个位为7，所以当QCQBQA=111时，第一级四输入与非门打开，当分十位为5即QCQA=11，分个位为9即QDQA=11时，第二级四输入与非门打开。通过与非电路和1KHZ的振荡信号，驱动音响电路工作，三极管起放大驱动电压的作用。实现定点闹时功能。2.2.2整点报时部分原理图：原理分析：设置报时时间为整点报时，当秒计数器计数到51秒时，集成电路驱动音响电路，使之开始工作，每两秒（51、53、55、57、59秒）报时一次，前四声鸣低音，最后一声鸣高音。当分十位为5且分个位为9，即QAM2=QCM2=1，QAM1=QDM1=1时，第一级四输入与非门打开，同时当秒十位为5即QAS2= QC

12、S2=1时，且秒个位QAS1为高电平时，第二级四输入与非门打开，当秒个位QAS1为低电平时，第二级四输入与非门闭合。当秒个位QDS1为低电平时，通过非门电路驱动500HZ的振荡信号，在第一级和第二级四输入与非门都打开的情况下，通过与非电路驱动音响电路鸣低音；当秒个位QDS1为高电平时，通过非门电路驱动1KHZ的振荡信号，在第一级和第二级四输入与非门都打开的情况下，通过与非电路驱动音响电路鸣高音，实现四低音一高音的整点报时功能。报时电路真值表分计数器秒计数器音响电路驱动频率鸣音类型5951500HZ低5953500HZ低5955500HZ低5957500HZ低59591KHZ高三、 调试过程与结

13、果3.1调试过程单元电路安装好后，应该先认真进行通电前的检查，通电后，检查每片集成电路的工作电压是否正常（TTL型集成电路电源电压为5±0.25V），这是电路有效工作的基本保证。调试该单元电路直至正常工作。调试可分为静态调试和动态调试两种，一般组合电路应静态调试，时序电路应动态调试。  统调主电路的方法是将已调试好的若干单元电路连接起来，然后跟踪信号流向，由输入到输出，由简单到复杂，依次测试，直至正常工作。因此时控制电路尚未安装，需人为地给受控电路加以特定信号使其正常工作。  调试控制电路分为两步：第一步单独调试控制电路本身，施加于控制电路的各

14、个信号可以人为设定为某种状态，直至正常工作。第二步将控制电路与系统主电路中各个功能部件联接起来，进行电路统调。3.2调试结果完成了基本要求，整体效果很好，显示清晰，计时准确无误。能够校正到任何自己想要的时间，但有时校正时跳动过快，可能跳两个数。能够获得闹时、整点报时的功能。遗憾的是最终还是没有找到数字电路中增、减调整时间的方法。四、实验心得首先用proteus把电路图给设计出来，并进行了简单的仿真。然后对电路图逐步完善，加上了校时电路，闹钟部分，整点报时电路。焊接也很顺利，焊完一个模块，测试一个模块，发现问题，立即查找原因，并解决，用了两天时间把板子焊了出来，然后又调试了两天，最终完整的验收了，遇到的最大的一个问题是做完之后，把它收起来时碰到了背面的线，导致有两根线交叉连在了一起，但最终经过一个上午的仔细检查发现了这个问题，并及时解决了。实习中遇到的问题及心得：1、 对于像数字钟这样连线比较多的板子，应提前根据电路图大致思考好连线走势，且最好不要用裸线，或裸线尽可能不与其他线交叉。2、 在做的过程中，一直在探索一种调整时间时，既能进行加调整，也能进行减调整的方法，可是最终还是只能实现加调整。3、 本数字钟连线比较多，应轻拿轻放，不要用手去