折叠式共源共栅CMOS运算放大器的设计_图文

1、密级:学校代码:10075 分类号:学 号:20101389工程硕士学位论文折叠式共源共栅 CMOS 运算放大器的设 计与优化学位申请人:胡 洋指 导 教 师:郭宝增 教授学 位 类 别:工程硕士学 科 专 业:集成电路工程授 予 单 位:河北大学答 辩 日 期:二一二年六月Classified Index: CODE:10075U.D.C :NO :20101389A Dissertation for the Degree of EngineeringDesign and Optimization of Folded Cascode CMOS Operational AmplifierCan

2、didate:Hu YangSupervisor:Prof. Guo BaozengAcademic Degree Applied for:Master of EngineeringSpecialty :Integrated Circuit Engineering University:Hebei UniversityDate of Accomplishment:June , 2012 摘 要摘 要随着集成电路技术的不断发展,高性能运算放大器得到广泛应用,成为模拟集成电 路和混合信号集成电路设计的核心单元电路。集成运算放大器,简称运放,它在模拟运 算、 信号处理、 D/A和 A/D转换器以及有

3、源滤波等很多方面得到广泛应用, 被人们称为 “万能的集成电路” 。本文将设计一种折叠式共源共栅结构的 CMOS 运算放大器。折叠式共源共栅电路 不仅能提高增益,增加电源电压噪声抑制能力,而且在输出端允许自补偿。相比套筒式 结构,折叠式共源共栅电路可以增大电路的输出摆幅,并且使得电路更适合做单位增 益缓冲器。本次设计中,我们通过对比套筒式、折叠式等几种运放结构与性质,首先确 立了电路的基本结构,即折叠式共源共栅的放大器结构,通过两级运算放大器的级联实 现了运算放大器的基本功能以及参数目标。之后,利用 Tanner EDA工具,在一系列仿 真与模拟中,根据电路性能与模拟结果,参考直流增益、交流增益

4、、噪声、共模抑制比 等曲线和结果,对管子的宽长比等设计参数进行了进一步反复调整,使得最终的共源共 栅放大器电路参数更合理,更优化。关键字 共源共栅 低功耗 CMOS 运算放大器IAbstractAbstractWith the continuous development of the integrated circuit technology, high-performance operational amplifiers are widely used, they have been the core modules of analog integrated circuits and mi

5、xed-signal integrated circuit. Integrated operational amplifier, referred as Op Amps, it has been widely used in analog computing, signal processing, D/A and A/D converter, as well as active filtering, and many other aspects. They were known as universal integrated circuit.This paper will design a f

6、olded cascode CMOS operational amplifier. The folded cascode circuit can not only increase the gain, increase the power supply voltage noise rejection capability, and also allow self-compensation at the output. Compared to the telescope structure, folded cascode circuit can increase the output swing

7、 of the circuit, and makes the circuit more suitable for a unity gain buffer.In this design, firstly we compared the structure and properties of telescope and cascade operational amplifier. And then established the basic structure of the circuit, the folded cascode operational amplifier structure. I

8、t can achieve the operational amplifiers basic functions and parameters of the target. Then we repeatedly adjust the design parameters of the transistors in a series of simulation and modeling, such as circuit performance and simulation results in the Tanner EDA software, refer to the DC gain and AC

9、 gain, noise, and CMRR. Above this, we make the final the circuit parameters of the folded cascode operational amplifier be more reasonable and more optimized.Keywords folded cascode low power CMOS Operational Amplifier目 录第 1章 概述 . 1 1.1 课题的研究背景及意义 . 1 1.2 国内外研究现状 . 1 1.3 课题的研究内容 . 2 1.3.1 折叠式共源 共栅放

10、大器的特点 . 2 1.3.2 折叠式共源 共栅放大器的电路设计 . 4 1.3.3 折叠式共源 共栅放大器的版图设计 . 4 第 2章 运算放大器的设计基础 . 6 2.1 运算放大器简介 . 6 2.2 运算放大器的基本结构 . 6 2.2.1 套筒结构 . 7 2.2.2 折叠结构 . 7 2.3 CMOS运算放大器的设计方法 . 8 第 3章 运算放大器的性能指标 . 10 3.1 增益 . 10 3.2 带宽 . 10 3.2.1 3dB带宽 . 11 3.2.1 单位增益带宽 . 11 3.3 建立时间 . 11 3.4 相位裕度 . 12 3.5 转换速率 . 12 3.6 共模

11、抑制比 . 12 3.7 电源电压抑制比 . 13 第 4章 折叠式共源共栅 CMOS 运算放大器的设计 . 14 4.1 设计指标 . 14 4.2 基本电路设计 . 144.2.1 各 MOS 管沟道的 W/L的计算 . 14 4.2.2 基本电路结构 . 16 第 5章 运算放大器的模拟与仿真 . 18 5.1 放大器的仿真模拟环境 . 18 5.2 参数仿真和模拟结果 . 19 5.2.1 直流偏置验证仿真 . 19 5.2.2 交流增益仿真 . 20 5.2.3 噪声和 CMRR 测量 . 25 5.2.4 放大器的最终参数调整 . 27 第 6章 结论 . 30 参考文献 . 31

12、 附 录 . 33 致 谢 . 37第 1章 概述第 1章 概述1.1 课题的研究背景及意义运算放大器(Operational Amplifier ,简称运放(Op Amps ,它最早是在 1947年由 John R.Ragazzini命名的,代表一种特殊类型的放大器,经由恰当选取的外部元件。它 能够执行各种运算,诸如放大、加、减、微分和积分运算,从而能够在电路中实现各种 功能:从直流偏置的产生到高速放大或是滤波。因此,运算放大器是许多模拟系统和混 合信号系统中的一个重要组成部分。随着集成电路技术的不断发展,高性能运算放大器得到广泛应用,成为模拟集成电 路和混合信号集成电路设计的核心单元电路,

13、并已被运用到各种电子系统之中,其性能 直接影响电路及系统的整体性能。折叠式共源共栅运算放大器具有诸多优良特性,因此 设计一个有实用价值的折叠式共源共栅运算放大器是非常有现实意义的。1.2 国内外研究现状集成电路产业是全球高新技术产业的前沿与核心, 也是最具活力和挑战性的战略产 业之一。纵观国际集成电路领域,最早的第一代集成运算放大器,基本上是按分立元件电路 的思想制造的。它的特点是大部分采用 NPN 管,只有少量是 PNP 管,但只能满足比较低 的性能。之后的第二代集成运算放大器以采用有源负载为标志。到了第三代集成运算放 大器,以晶体管作为差分输入级为特点,其值可高达 1000-5000,因此

14、在相同的电路集 成条件下,输入偏置电流比普通 NPN 管电流低一个数量级以上,输入电阻较高,电压放 大倍数可达到 107左右。而第四代集成运算放大器,则采用了中、大规模的集成电路 技术,其质量性能指标己接近理想集成运放 1。在集成电路领域,每一年都有很多新型 的、功能越来越高的运算放大器不断进入电子应用领域。最新一代运算放大器的带宽可 从 5KHz 到几 GHz 不等;其工作电源可以从零点几伏到几百伏;输入失调电压和失调电 流也正在变得越来越小。而在国内集成电路领域,由于科研、生产、技术等各方面的条件,运算放大器的技 术发展相对较缓慢,在很多方面仍与国际上有一定差距。特别是 CMOS 工艺的运

15、算放大 器,基本上还处于研发、试制和小型生产的阶段,其电路性能指标相对较低,因此停留河北大学工程硕士学位论文在小规模而并没有批量生产和投放市场。对于各行业来说,这种现状已经远远不能满足 国内应用电子领域高速发展和不断增长的需求。近几年,国家不断加大电子方面的科研 投入,国内一些高等院校也在与科研单位共同开展集成运算放大器的设计与研究,不断 寻求新的技术突破。同时,国外的各大集成电路设计与制造公司也在高性能 CMOS 运算放大器的研究方 面一直不断进行发展。这些公司不断研究新型的电路结构设计,对特殊参数要求和特殊 功能的新产品不断面市,在一些特定领域的高性能运放也能很快地设计与生产,力争实 现更

16、加丰富和具备经济效益的功能。从这些研究和投入中可以看出,无论国家、科研机 构还是企业,都对集成运算放大器的研究和开发十分重视。同时,运算放大器是模拟集 成电路的基本模块,对于其它功能电路(如 PLL, A/D与 D/A,开关电容的研发有积极 的技术支撑作用,这也是国外各大集成电路设计与制造单位重视运放研究的原因之一。 如美国的 AD, TI 等集成电路公司皆有型号多样的各种 CMOS 运算放大器在不断的进军电 子市场。总体来看,运算放大器的发展目标和方向也在不断变化着,为了满足更高的要求, 运算放大器在未来的发展方向大概可分为以下几种方向 2:(1 双极型运算放大器,主要在于改进电路的输入特性

17、;(2 JFET运算放大器,主要在改进其输入电压噪声;(3 低压低功耗运算放大器,一般是在功耗以及输入输出范围方面;(4 混合运算放大器,主要在高速、大功率和大电流缓冲中应用;(5 单片功率运算放大器,散热是其发展的主要障碍;(6 仪用放大器,它的特点是在输入失调电压、电流方面要求较苛刻;(7 介质隔离运算放大器,主要存在于在抗辐射方面的研究;(8 CMOS 运算放大器,它在各方面皆有较大的优越性,近年来广泛运用于集成电路 设计、制造工艺等领域。1.3 课题的研究内容1.3.1 折叠式共源共栅放大器的特点图 1所示是一种最简单的双端输入、单端输出的运算放大器。通常情况下,此类单 一级的运算放大

18、器电路增益约为 20-30dB ,因此无法满足我们高增益的设计要求。第 1章 概述从参数来来看, 一个放大器的增益等于放大器输入管的跨导和放大器输出阻抗的乘 积。因此高增益运算放大器电路也是在此类简单运放电路的基础上,通过增大输入跨导 或增大输入阻抗,并通过多级电路来达到提高增益的目的 3。常见的提高运算放大器电路增益技术的结构有如下几种:套筒式共源 -共栅结构、 折叠式共源 -共栅结构、增益自举式结构等。 图 1.1 简单运算放大器的结构对于套筒式共源共栅结构,其各层叠管的栅端电压由外部电压偏置引入,输出阻抗 增大。 套筒式共源共栅结构的小信号直流增益比简单放大器的小信号直流增益增大了约 倍

19、,所以它的增益一般能轻松达 60-70dB 。折叠式共源共栅电路,它继承了套筒式共源共栅电路结构中的高输出阻抗的特点, 并且在电路设计上能够将输入对管折叠至单独支路。 它的改进思路是尽量在一条支路上 层叠比较少的管子,因此将输入管分离开来 4。它的增益几乎和套筒式共源共栅结构一 样,也能够轻松达到 70dB 以上。表 1.1 几种放大器结构公共技术参数对照 河北大学工程硕士学位论文Folded cascode0.5 4 avg. Miller 2-stage (C L C C /=2.5 1.14 max.表 1.1是以上几种运算放大器结构的公共技术参数对照。从上表中不难看出,相比 其他几种结

20、构,折叠式共源共栅(Folded cascode是一个比较理想的折中。相比套筒式结构,折叠式共源共栅电路可以增大电路的输出摆幅,并且使得电路更 适合做单位增益缓冲器。折叠式共源共栅结构的运算放大器不仅能提高增益,增加电源电压的噪声抑制能 力,而且在输出端它还允许自补偿 5。1.3.2 折叠式共源共栅放大器的电路设计运算放大器的设计指标如下:工作电源电压范围 5V20%工作电流 100dB负载电容 =5pF增益带宽 4MHz摆率 5V/us输出摆幅 1.5V电源抑制比 80dB共模抑制比 80dB根据设计指标,以及对基本放大器电路结构的了解与分析,我们选择折叠式共源 共栅运算放大器电路和一个简单

21、放大器级联的结构设计来实现所需的电路。 通过两级运 算放大器的级联,以实现较高的增益和其他各项参数。1.3.3 折叠式共源共栅放大器的版图设计版图设计是指将前端设计产生的门级网表通过 EDA 设计工具进行布局布线和进行 物理验证并最终产生供制造用的 GDSII 数据的过程。而这一物理描述遵守由制造工艺、 设计流程以及仿真显示为可行的性能要求所带来的一系列约束 6。版图设计是集成电路第 1章 概述产品中的重要一环,主要包含以下内容:负责进行电路版图的布局规划;负责对性能上有特殊要求的模块进行完全的人工布图;负责与设计工程师进行有效沟通,协助其查找问题,并提出合理化建议;负责进行验证工作(包括设计

22、规则检查、电学特性检查、一致性比对检查及寄生参 数提取等 。版图设计的流程图大致如图 1.2所示。 图 1.2 版图设计流程图通过设计好的运算放大器电路模型,在电路辅助软件中对其进行全面的版图设计。 设计后,还要进行设计规则检查(即 DRC ,电学规则检查(即 ERC ,版图与电路图 对照(LVS 以及功能验证等一系列后期工作。至此整个电路的版图设计工作才算基本 完成。河北大学工程硕士学位论文第 2章 运算放大器的设计基础2.1 运算放大器简介运算放大器是一种具有极高增益的电压放大器。图 2.1给出了集成运算放大器的符 号,标识为“ +”和“”符号的输入端分别代表同相和反相输入端。 和 表示同

23、相 端和反相端对地的电位, 表示输出端对地的电位。 图 2.1 运算放大器的符号除图示的同相输入端、反相输入端和输出端外,还有未在图中标出的正电源端和负 电源端(单电源运放则为接地 。在实际的运放器件中,由于具体应用、封装等需要, 有时还会增加一些辅助端(管脚 ,此外还有单片集成的多运放器件型号。2.2 运算放大器的基本结构在理想情况下,运算放大器具有无限大的差模电压增益、无限大的输入电阻和零输 出电阻。但实际上,运算放大器的性能只能接近这些值。在多数系统中,大于等于 2000的开环增益就能满足需求。对于单端输出和差动输出两种最简单的结构,电路的低频小信号增益等于( / (2-1 其中,下标

24、N 和下标 P 分别表示 NMOS 和 PMOS 。在亚微米器件的微安级典型电 流条件下, 其增益很难超过 20, 和理想运放的性能还有较大差距。 为了获得足够的增益, 单级运算放大器经常采用以下的两种结构:套筒结构和折叠结构。第 2章 运算放大器的设计基础2.2.1 套筒结构 图 2.2套筒式运算放大器图 2.2给出了单端输出和差动输出的套筒式运算放大器的电路结构。跟基本运算放 大器的结构进行比较,可以发现套筒式结构是在简单运放的基础上将单个 MOS 管替换 成共源共栅结构后得到的。图 2.2中给出的运算放大器的低频小信号增益: (2-2 但是这是以减小输入范围和输出摆幅为代价的。 例如,

25、图 2.2给出的全差分电路中, 其输出摆幅为 (2-3 其中, 表示管子的过驱动电压, 为电流源两端的电压。为了使输入管 M1工作 在饱和区,输入电压 需要满足以下条件 (2-4 可以发现,当尾电流较大或者 MOS 管尺寸较小的情况下,输入电压的范围很小。 2.2.2 折叠结构为了缓解套筒式结构对输入电压范围的限制,提出了折叠式运算放大器,图 2.3给 出了全差分和单端输出折叠式共源共栅放大器。与图 2.2中的结构相比,输入管用相反河北大学工程硕士学位论文型号的晶体管代替。 图 2.3套筒式运算放大器因为在输入管上端并不“层叠” (stack 一个共源共栅管,因此输入电压范围增大 为:(2-5

26、 对比两式可以发现, 图中折叠式运算放大器的输入电压范围比对应的套筒式运算放 大器的输入范围大两个过驱动电压。虽然折叠式结构比套筒式结构有更大的输入共模电平范围, 但是这是以减小增益和 带宽,增大功耗和噪声为代价实现的。图 2.3中给出的折叠式运算放大器的低频小信号 增益为 (2-6 对比两个增益式可以发现,造成折叠式运算放大器增益减小的主要原因是,由于加 入了折叠管,使得共源共栅结构中的共源管与差分级的 MOS 管并联,从而减小了从输 出端往地端看到的等效阻抗。2.3 CMOS运算放大器的设计方法根据以上对运算放大器的基本了解,对于 CMOS 运算放大器的设计而言,通常包 括结构设计和元件设

27、计这两大部分。运算放大器的设计流程大致如图 2.4所示。首先是 要确定合适的电路结构,如果选择的电路结构不符合要求,则需要修改结构或者重新设第 2章 运算放大器的设计基础计。一旦电路结构符合条件,那么下一步就是要进行电路元器件的设计,确定电路中直 流电流、器件尺寸和补偿机构,并且需要仔细计算器件的沟道长宽比、尺寸参数,以满 足运算放大器电路的交流、直流要求。在实际电路设计中,为了最终满足所有的设计指标,通常以上的设计步骤和流程都 需要重复多次进行,直至符合要求。 图 2.4运算放大器的设计流程河北大学工程硕士学位论文第 3章 运算放大器的性能指标3.1 增益运算放大器的增益(gain是一个重要

28、的设计指标。在电路结构中,运算放大器的 增益直接影响负反馈系统的精度。 在第二章我们给出了三种典型结构运算放大器的增益 公式。更一般的方法是通过辅助定理来计算运算放大器的增益。 在线性系统中,电压增益为 ,其中 表示输出接地时的跨导, 表示 当输入电压为零时的输出电阻。 可通过测量电路的结构计算得到, 是输入电压, 是共模电平,为运算放大器提供直流偏置,运算放大器的增益会随着直流偏置的改变而 改变;是输出端接地时,流过输出端的电路,因此(3-1 图 3.1是简单的运放输入阻抗测试电路。 在允许范围内通过改变输入电压, 通过测量 A 点电压可以求出运放的输入阻抗 17。 图 3.1 运放输入阻抗

29、测试电路需要注意的是,所说的输入电压是指运算放大器的差分输入电压,并不是指运算放 大器的输入共模电压。因此将运算放大器的同相输入端和反相输入端短接,从而使得运 算放大器的两个输入端的电位都为 。输出阻抗合一通过在输出端加上电压源 ,并 测量该电压源通过的电流,进而得到(3-2 3.2 带宽这里说的带宽(bandwidth ,主要是指运算放大器的小信号带宽。常用的定义有两 个:3dB 带宽和单位增益带宽。第 3章 运算放大器的性能指标3.2.1 3dB带宽 图 3.2 增益-频率变化曲线开环带宽, 就是描述运算放大器稳定工作的频率区间, 也称之为 3dB 带宽, 是指在 主极点频率时,运算放大器

30、的开环差模电压增益 下降 3dB 时对应的频率。首先可以观察运算放大器的增益的幅频特性曲线, 并根据 3dB 带宽的定义测量得到 3dB 带宽。3.2.1 单位增益带宽单位增益带宽则是运算放大器开环增益为 1时的频率。 闭环系统的 3dB 带宽等于该 闭环系统使用的运算放大器的单位增益带宽。 因此运算放大器的单位增益带宽是一个十 分重要的指标。但是这个结论成立是需要条件的:反馈网络中不含有频率分量;单位增益带宽频率内只含有一个极点。出于系统稳定等方面的考虑,对于大多数的负反馈系统上述两个条件都是成立的, 因此基本可以认为,闭环系统的 3dB 带宽就是运算放大器的单位增益带宽。和 3dB 带宽一

31、样, 运算放大器的单位增益带宽也可以从运算放大器的增益幅频特性 曲线观察得到。3.3 建立时间建立时间(settling time是另一项衡量运算放大器反应速度的重要指标,它表示从 跳变开始到输出稳定的时间。它主要是针对运算放大器的小信号特效,在整个跳变过程 中,运算放大器仍然保持线性。简单来说,建立时间是运算放大器在时域对输入信号相 应的一个性能参数。考虑负反馈结构,出于方便分析考虑,假设该负反馈系统中的运算河北大学工程硕士学位论文放大器只有一个极点,因此该负反馈结构的传递函数即可列出,并给出输入信号、负反 馈系统传递函数的拉普拉斯变化。这里不做详细讨论。3.4 相位裕度相位裕度(phase

32、 margin, PM 在电路设计中是非常重要的一个指标,主要用来衡 量负反馈系统的稳定性,并能用来预测闭环系统阶跃响应的过冲。这里仅给出相位裕度 的定义和测量方法。相位裕度的定义为:运算放大器增益的相位在增益交点频率时,与180相位的差值,表达式为 (3-3 式中的 为运算放大器的增益交点频率。一般情况下,运放的相位裕度要求不低于 45度 20,但此时闭环频率响应在还是有 1.3倍的频率峰(frequency peak,一般设计时,取 PM=60,可以证明此时的频 率峰已可忽略。3.5 转换速率假如在输入阶跃信号的幅度是 200mV ,并且单位增益负反馈系统驱动一个 3pF 的 电容,输出电

33、压的时域响应可以看出,输出电压“ ”在跳变后的一段时间内并没有 按照指数规律变化,而是表现出具有不变斜率的线性斜率。这就是负反馈电路中使用的 运算放大器表现出的所谓“转换” (slewing 的大信号特性,出书相应中的“斜坡”部 分的斜率成为“转换速率” 。转换速率反映了运放的大信号瞬态特性。对于任意波形的信号,如果其最大变化速 率小于运放的转换速率,运放就能无失真地输出相应波形。3.6 共模抑制比差动放大器的一个重要特性就是其对共模扰动影响的抑制能力。 对于理想运算放大 器, 其电路完全对称, 并且为理想电路源, 则 和 管从 和 管分别抽取变化的 电流都为 , 与 无关。 因此输出电压 和

34、 都不会随着 的差值进行 放大,而消除了的影响。 虽然实际上,运算放大器既不可能是完全对称的,电流源的输出阻抗也不可能是无 穷大的,因此共模输入的变化还是会引起输出电压的变化。这里定义运算放大器的共模第 3章 运算放大器的性能指标增益为 (3-4 这里, 和 是指共模输出端和共模输入端的交流小信号,而不是它们的直流偏置电压。 共模抑制比(common mode reject ratio, CMRR 的定义为运算放大器差分输入增 益与共模增益的比值,即(3-5 3.7 电源电压抑制比因为在实际使用中的电源也含有噪声,为了有效抑制电源噪声对输出信号的影响, 需要了解电源上的噪声是如何体现在运算放大

35、器的输出端的。 把从运算放大器输入到输 出的增益除以电源到输出的增益定义为运算放大器的电源抑制比(power supply rejection ratio,PSRR,所以电源抑制比可以写为 (3-6 式中的 和 是指电压源和输入电压的交流小信号为零,而不是指它们的直流电平。河北大学工程硕士学位论文第 4章 折叠式共源共栅 CMOS 运算放大器的设计4.1 设计指标运算放大器的设计指标如下:工作电源电压范围 5V 20%工作电流 100dB负载电容 =5pF增益带宽 4MHz摆率 5V/us输出摆幅 1.5V电源抑制比 80dB共模抑制比 80dB根据设计指标,以及对基本放大器电路结构的了解与分

36、析,我们选择折叠式共源 共栅运算放大器电路和一个简单放大器级联的结构设计来实现所需的电路。通过两级运算放大器的级联,以实现较高的增益和其他各项参数。4.2 基本电路设计4.2.1 各 MOS 管沟道的 W/L的计算根据电路的设计指标, 工作电流功耗 100uA , 我们不妨将其分配到两级放大器中。 这里我们假设分配给第一级放大器 40uA , 第二级放大器 40uA , 剩余的 20uA 作为余量。 可查得工艺文件中相关数据:9. 3=ox E , =ox T 1.35910,THn V =0.8V,THp V = -0.978V,=ox C 2.56, n u =533,P u =241 根

37、据跨导方程 111ox p 1I L W C u 2g =m(4-1 以及饱和区电流特效方程:(2T GS V V 2=L W C u I ox P D(4-2第 4章 折叠式共源共栅 CMOS 运算放大器的设计代入工艺参数 ox P C u 以及 GS V 、 T V 的值,可以求得各级沟道管的宽长比参数 L W 。 设计补偿电容 m C 为 2pF,根据设计指标负载电容为 5pF,由此可计算出两级放大器 的跨导分别为:1g m = 0.2uS, 2g m = 76uS根据电路和我们的设计分配可知,第一级放大器中 M1、M2差分对管各分配 10uA 电 流。M7M12管各 10uA 电流,M

38、4、M5电流源分配 20uA 电流。按照以上分配,并根据工 艺文件中相关数据:9. 3=ox E=ox T 1.35*910THn V = 0.8VTHp V = -0.978V=ox C 2.56n u = 533P u = 241 根据 111ox p 1I L W C u 2g =m =50.2 ,代入计算,得 M1管宽长比 1L W =12.04, 同理,根据 276g 2=m ,所以求得 M13的宽长比 13L W =143. 15。 当管子工作在饱和区,由饱和区电流特效方程:(2T GS V V 2=L W C u I ox P D(4-3 其中,查询工艺文件可以得到相关参数,代入

39、工艺参数 ox P C u 以及 GS V 、 T V 的值,可求得:203=I uA , 3L W =145.02 2054=I I uA , 4L W =5L W =120.42河北大学工程硕士学位论文40136=I I uA , 6L W =184. 40 10109=I I uA , 9L W =10L W =122.5 至此,各级电路和管子的基本参数计算完成,根据以上参数开始进行具体的电路模 型设计与搭建。4.2.2 基本电路结构设计电路为两级运算放大器级联结构,其中第一级放大器为基本运放结构,采用双 端输入单端输出,实现电路增益约为 40dB ;第二级放大器为共源共栅电路结构,单输

40、 入单输出,使用层叠对管来提高增益以达到放大效果,实现电路增益约为 60dB 。整体 电路为 CMOS 器件结构,电路上半拉为 PMOS 管,下半拉为 NMOS 管。并且我们还在 输出端设计一个补偿电容,与串联电阻一起在输出端形成并联支路,对电路进行增益与 频率补偿。 影响放大器增益的器件参数主要有两个,一种是管子的栅源电压 ,另一种 是管子的宽长比 L W 。这里我们采用管子的宽长比为主要设计参数,通过提高该参数 来调节运算放大器电路增益。我们对所有的 MOS 管进行编号,它们的宽长比参数设置 如下:1L W =2L W =12.04, 3L W =145.02, 4L W =5L W =1

41、20.42, 6L W =184. 40, 9L W =10L W =122.5 根据以上的电路结构,和计算所得的电路器件参数,采用折叠式共源共栅运算放大 器电路结构, 便可完成电路模型的搭建。 我们在 TANNER S-Edit工具中绘制出的运算放 大器基本电路如下图所示:第 4章 折叠式共源共栅 CMOS 运算放大器的设计 图 4.1 设计出的折叠式共源共栅基本电路河北大学工程硕士学位论文第 5章 运算放大器的模拟与仿真5.1 放大器的仿真模拟环境本次课题研究中,我们采用的集成电路软件环境是 Tanner EDA Pro。Tanner 集成电路设计软件是由 Tanner Research

42、公司开发的基于 Windows 平台的用 于集成电路设计的工具软件。该软件功能十分强大,易学易用,包括 S-Edit , T-Spice , W-Edit , L-Edit 与 LVS ,从电路设计、分析模拟到电路布局一应俱全。其中的 L-Edit 版 图编辑器在国内已被应用广泛,具有较高的知名度。 图 5.1 Tanner EDA Pro软件环境L-Edit Pro是 Tanner EDA软件公司所出品的一个 IC 设计和验证的高性能软件系统 模块,它具有高效率、易操作、交互式等特点,强大而且完善的功能包括从电路的设计 直至输出,以及最后的加工输出等模块,它完全可以与百万美元级的集成电路设计

43、软件 相媲美。 L-Edit Pro主要包含 IC 设计编辑器 (Layout Editor、自动布线系统 (Standard Cell Place & Route、线上设计规则检查器(DRC 、组件特性提取器(Device Extractor 、设 计布局与电路 netlist 的比较器 (LVS、 CMOS Library、 Marco Library,这些模块组成了 一个完整的 IC 设计与验证解决方案。第 5章 运算放大器的模拟与仿真5.2 参数仿真和模拟结果5.2.1 直流偏置验证仿真在 S-Edit 中, 对前面设计出的运算放大器建立直流测试平台, 以对其进行直流模拟 验证。采用

44、5V 直流源供电以及两个 2.5V的输入电压,其电路如图: 图 5.2 直流偏置仿真电路电路搭建完成以后,使用 .op 命令进行直流静态工作点分析,可以看到各偏置电压 大小。在得到的 .out 文件中,观察发现 1BIAS V 和 2BIAS V 与计算值差距较大,分别为:1BIAS V = 2.0851e+0002BIAS V = 9.8097e-001 因此我们将宽长比进行调整为, 14L W =16L W =11.21, 18L W =22L W =22.51, 再次进行直流模拟,得到和计算值较为接近的偏置电压。河北大学工程硕士学位论文同时,考虑工艺文件中的沟道宽长比设置要求,WMIN

45、= 5E-7 +WMAX = 5E-5+LMIN = 4E-7 LMAX = 5E-5管子的宽度 W 和长度 L 均不可超过这个值,否则报错。因此我们将部分管子沟道 参数进行了调整,即在不改变宽长比调整效果的前提下,使其 W 和 L 均在工艺设计要 求之内。详细见后表。通过观察 1m g 和 13m g 的值,发现在 .out 输出文件中的 1m g 和 13m g 仿真结果都比设计值 要小,从而使电路达不到设计时的增益值。于是我们考虑再增大管子宽长比,调整为1L W = 2L W =17, 13L W =135, 再次进行直流模拟后可以看出,调整后的 1m g 和 13m g 基本满足电路设计要求。至此 直流验证仿真完毕。5.2.2 交流增益仿真在 Tanner EDA软件中, 建立交流小信号仿真验证平台, 在 Sedit 中设计出其基本电 路如图 5.3所示:第 5章 运算放大器的模拟与仿真 图 5.3 交流增益仿真电路使用 .ac