实验2 七人表决器

1、1实验2 七人表决器2ZY11EDA13BE实验箱简介31. 实验箱俯视图4本实验箱采用先进的主板适配板扩展板的灵活结构，并采用ALTERA公司ACEX系列3万门的FPGA器件EP1K30QC2082为核心处理芯片。提供1968个寄存器，24576个存储位，30000个典型门，因此EP1K30非常适合于构建复杂逻辑功能和存储功能。52. 核心芯片俯视图6 EP1K30包含一个嵌入式阵列来完成存储功能，一个逻辑阵列来完成通用逻辑功能和众多的引脚从而使其可以作为接口与系统组件有效连接。做实验时切记不要用手触摸核心芯片A，静电可能会损坏此贴片芯片。73. 电源模块8 电源模块包括3个开关，7个电压输

2、出插孔。其中交流开关用于打开从220V交流电源接入的内部变压器，为实验箱提供基本工作电源。打开交流开关，电源指示灯PL0亮，实验箱进入待机状态。按钮开关APW1用于打开主板中模块工作电源，按下APW1后，电源指示灯PL1亮，实验箱进入工作状态，为系统提供+5V,+3.3V,+2.5V,+1.8V电源 。按钮开关APW2用于打开12V，12V电源，按下APW2后，电源指示灯PL2、PL3亮。9电源的打开顺序是:先打开交流开关,再打开直流开关,最后打开各个模块的控制开关。电源关掉的顺序刚好相反。104. 通用编程模块11 本模块为FPGA/CPLD通用配置/编程模块，可以使用本模块对ALTERA、

3、LATTICE、XILINX等国际著名PLD公司的几乎所有isp器件或FPGA/CPLD器件进行编程下载并且能自动识别目标器件。 本模块由并口插座、核心电压跳线选择器、下载接口三部分组成。 用25芯并口延长线将计算机并口与实验箱并口插座连接起来，以实现计算机对可编程器件的编程。 12 注意：核心电压跳线选择器上的短路器不可拔出，否则可能会损坏核心芯片A。135. 配置模块14 本模块由核心芯片下载接口和配制芯片EPC2下载接口两部分组成。跳线器CK1用来选择核心芯片A（EP1K30）的接口电压（VCCIO），短接1、2脚为3.3V，短接2、3脚为2.5V，新产品统一1、2脚短接；跳线器CK2始

4、终短接，为核心芯片A（EP1K30）提供核心工作电压（VCCINT）2.5V。注意跳线器CK1、 CK2上的短路器不可拔出。156. 模式选择模块 本模块采用8位拨码开关，实现硬件资源免连线功能，同时是为了全面开放I/O口而设计的。在不使用实验箱上相应资源而要使用I/O口时，所有拨码开关均拨向下，此时硬件资源相连的I/O口会开放给用户自由使用。当需要使用实验箱上的资源时，将相应的拨码开关拨箱上，此时与此硬件资源相连的I/O口即被占用，用户可利用这些资源进行数字系统设计。 模式选择拨码开关在实验箱上有明确标识，第一位拨位开关拨向上即数码管显示模块工作，依此类推。16拨码开关2、3分别控制LED1

5、-8和LED9-16。拨码开关4、5分别控制开关按键KD1-KD8和KD9-KD16。其它拨码开关意义如图所示。177. 开关按键模块 本模块包含拨位开关KD1-KD16，按键K1-K16以及开关按键指示灯KL1-KL16。序号相同的组件是接在同一个I/O口上的，如KD5、K5及KL5是接在一起的。拨位开关拨向上表示向该I/O口输入高电平，否则是输入低电平。 188. LED显示模块 本模块是常用的数字系统输出模块，即用LED的亮与灭观察输出电平的高与低。199. 数字时钟源模块2010. 键盘模块可用于输入十六进制数0F。2111. 模拟信号源模块22 本模块提供模拟信号，可输出正弦波、方波

6、、三角波，并且输出信号的频率、幅度、占空比均可调，可作为模数转换的输入信号使用。 2312. 液晶显示模块2413. 数码管显示模块2514. 喇叭模块 本模块提供音频信号输出。2615. 逻辑笔模块2716. A/D、D/A转换模块2817. 信号调节模块本模块主要用于对模拟信号进行调节。2918. 滤波模块 本模块主要用于对模拟信号进行滤波。3019. 分立元件模块 本模块主要用于模拟可编程实验中。3120. ALTERA公司EP1K100数字适配板3221. LATTICE公司ispPAC20模拟适配板3322. 单片机扩展板3423. 点阵、交通灯扩展板35一、实验目的一、实验目的 1

7、. 复习组合逻辑电路实验内容。复习组合逻辑电路实验内容。2. 熟悉熟悉ZY11EDA13BE实验箱。实验箱。3. 初步了解初步了解CPLD/FPGA层次化的设计方法。层次化的设计方法。36 七人表决器，即七人参与表决，超过半数投赞成票，表决通过，否则不通过。实验可参考以下思路设计。 首先设计一个全加器，并生成如下图所示符号，即将f_adder模块编译成工作库（当前项目设计文件夹）中的一个元件。 二、基本原理二、基本原理全加器符号37 我们分析一下七人表决器全加结果CBA（从高位到低位）中有八种情况：000-111，输出为“1”的量为100-111,根据这种真值表用卡诺图化简可得出最简逻辑表达示

8、为OUT=C，即全加结果最高位决定了结果。多位加法器实现的最基本组合逻辑单元为全加器，在全加器的基础上我们用层次化设计方法即可实现七人表决器。38三、实验内容三、实验内容 1. 利用利用MaxplusII软件设计一个七人表决软件设计一个七人表决器，设计方法不限器，设计方法不限 。2. 对七人表决器电路进行时序仿真。对七人表决器电路进行时序仿真。3. 对七人表决器电路进行下载，验证电对七人表决器电路进行下载，验证电路的正确性。路的正确性。391. 确定目标器件1) 将设计结果编程/下载到目标器件中。但因为前面编译时，是由编译器自动为你的设计选择目标器件并进行管脚锁定的，所以为使设计符合用户要求，

9、将由用户进行目标器件选择和管脚锁定。 EDA-E实验箱上使用的目标器件为ACEX1K系列中EP1K30QC208-2全称意义：全称意义：EP1K30QC208-2Altera公司ACEX1K系列中器件3万典型门：30*1K（1000）贴片封装芯片管脚数速度等级，单位为ns402）器件选择方法：A.菜单“Assign”下选择“Device”项可打开如下图所示的器件选择对话框；B.单击“Device Family”区的下拉按钮，可进行器件系列选择，选择ACEX1K；C.去掉速度等级限制的选择项；D.在器件型号列表区找出目标器件并双击选中。E.若没有选配的配置器件（EPC2LC20）则点击“OK”按

10、钮完成了目标器件选择功能，否则点击“Device Options”按钮，进行下面的配置设置。41F.出现右图所示图形，按右图所示选择 配 置 器 件EPC2LC20 ，则点击“OK”按钮完成了配置器件选择。返回到器件选择对话框，击点“OK”按钮，这样就完成了所有目标器件设置。422. 引脚锁定1)调出引脚锁定对话框。注意：管脚定义跟目标器件及硬件相关。注意：管脚定义跟目标器件及硬件相关。432)定义引脚特别注意：引脚重新定义后必须再通过编译器特别注意：引脚重新定义后必须再通过编译器“Compile”Compile”对文件对文件重新进行编译，以便将引脚信息编入下载文件中。重新进行编译，以便将引脚

11、信息编入下载文件中。目标芯片为目标芯片为ACEX1KACEX1K系列的系列的EP1K30QC208-2EP1K30QC208-2，芯片芯片4545、4646脚对脚对应硬件按键应硬件按键1 1、2 2，1919、2424脚对应硬件发光二极管脚对应硬件发光二极管1 1、2 2。输入半加器的端口名输入半加器的端口名输入目标芯片对应管输入目标芯片对应管脚号脚号增加到列表框增加到列表框引脚锁定列引脚锁定列表框表框端口输入输出类型选择443)锁定后重新编译；引脚重新定义后必须再通过编译器“Compile”对文件重新进行编译，以便将引脚信息编入下载文件中。此时回到原来的设计文件“7vote.gdf”上的输入输出信号旁都标有其对应的管脚号。45编程下载1）将25针下载电缆线一端插入LPT1（打印机口即并行口），另一端连接到实验箱主板系统的通用编程模块