飞行模拟器的座舱通信技术运用

1、飞行模拟器的座舱通信技术运用     在现代航空工业领域当中，现代飞机要求大量数据信息能够快速、有效地在飞机系统与系统、系统与部件之间进行高速传递。目前相当数量的军用机、民用机及运输机的数据通信都采用美国航空无线电公司(ARINC)制定的民用航空数字总线传输标准ARINC429，它定义了航空电子设备和系统之间相互通信的一种规范。飞行模拟器是能够复现飞行器及空中环境并能够进行操作的模拟装置。模拟器上集成了许多数字仪表，可以按照ARINC429总线协议标准实现仪表与飞行模拟控制计算机间的数据传输。构建ARINC429总线网络可使用ARINC429总线控制芯片

2、。但是考虑到经济因素，ARINC429总线控制芯片具有通用性即不够灵活、飞行模拟控制计算机无相应接口与之直接通信。文中提出在航空仪表周围开发出将以太网数据转化为ARINC429总线标准数据的模块。这样飞行模拟控制计算机就可以通过网络快速与航空仪表进行数据通信。文中给出了以数字信号处理器(DSP)、FPGA、RTL8019AS以太网控制器、TCP/IP协议栈等构成的以太网转ARINC4299总线协议标准数据模块。1飞行模拟器座舱仪表通信系统总体结构本系统如图1所示主要由交换机、以太网转ARINC429总线控制模块、航空仪表、仪表控制计算机组成，系统中的交换机、航空仪表是现成的，因而本系统所要解决

3、的主要问题即为以太网转ARINC429总线控制模块如图2所示。该模块主要由DSP、FPGA、RTL8019AS、网络变压器等器件组成。核心器件的主要功能及作用:主控芯片采用的是TI公司的TMS320LF2407A数字信号处理器，该芯片采用33V供电电压，最高主频可达40MHz，芯片具有丰富的片内外设，如异步串行口、AD、CAN总线、看门狗、事件管理器等。在本系统中DSP2407主要的功能是实现对以太网控制器数据进行接收处理，最后将数据发送给FPGA进行处理。以太网控制芯片采用的是台湾瑞昱公司生产的RTL8019AS，具有8/16位总线模式，集成了IEEE8023协议标准的介质访问控制子层(MA

4、C)和物理层的性能，收发可同时达到10Mbps的速率。在系统中主要实现网络数据通信过程中的数据链路层和部分物理层的功能。FPGA是现场可编程门阵列逻辑芯片，本系统中主要实现将DSP发送给FPGA的以太网数据转化为符合ARINC429总线标准的数据帧。2系统的实现以太网转ARINC429总线控制模块实现主要包括3个部分:硬件设计、软件协议栈设计、逻辑设计。21硬件设计用TMS320LF2407A和FPGA实现以太网转ARINC429总线控制模块的电路图如图3所示。本系统中寄存器的基地址设置为300H，RTL8019AS共有32个输入输出地址:寄存器地址00H0FH，DMA地址10H17H，复位端

5、口18H1FH。因此A0A4与DSP的地址线相连接即可，高位地址可以直接与VCC或者GND连接。这样可以减少PCB的连线。AEN引脚是地址有效使能信号，低电平有效，可以直接与DSP的IS信号连接。同时IQRB、IQWB、RSTDRV分别与DSP的读使能RD、写使能WE、复位信号RST连接。DSP2407采用的是33V供电，RTL8019AS采用的是5V电平信号。DSP2407不能承受5V的电平信号，因此DSP与网络控制芯片之间的数据总线D0D15间加一片16位宽度的SN74ALVC16245实现电平转换。由于片选、读写控制、地址信号都是由DSP发出的，且满足RTL8019AS的逻辑电平要求，因

6、此可以不加电平转化芯片。RTL8019AS与以太网进行通信，需要使用网络变压器，网络变压器可以将系统与网络隔离开、避免系统受到以太网的影响，同时还将RTL8019AS发出的数据信号调整到符合以太网的电平标准。DSP与FPGA的连接信号主要包括地址数据总线、读写控制信号等。DSP向FPGA发送数据，然后FPGA通过FIFO、移位寄存器等将收到的数据变化为符合ARINC429标准的数据帧。最后使用HI8571ARINC总线驱动器将数据送给仪表。22软件协议栈设计以太网转ARINC429总线控制模块软件部分主要包括3个部分:网络控制芯片的驱动程序、TCP/IP协议栈的移植、设计应用层协议。221驱动

7、程序RTL8019AS芯片主要实现数据链路层和部分物理层的功能，对以太网数据帧收发进行控制。对于开发人员来说，驱动程序相对简单，只需要对寄存器操作。当发送数据的时候，只要按照以太网协议的格式，将数据写入到RTL8019AS的RAM中，然后启动发送命令，RTL8019AS会将以太网数据帧转化为物理信号在以太网上传输;当网络上有传送给本系统的数据时，RTL8019AS会自动地将物理信号转化为以太网数据帧存储在内部RAM中，用户可以使用查询或中断的方式来读取RAM中的数据帧。芯片初始化步骤:(1)网卡的复位。(2)设置数据接收和发送配置寄存器RCR、TCR。(3)设置接收缓冲区的起始、结束页地址PS

8、TART、PSTOP。(4)设置发送缓冲区起始页地址TPST。(5)设置网卡接收的读写指针BNRY、CURR。(6)设置网卡地址和数据配置寄存器。数据发送程序步骤:(1)启动远程DMA，将数据写入RAM中。(2)启动发送命令。数据接收程序步骤:(1)通过查询的方式比较BNRY、CURR寄存器的值，判断BNRY+1CURR是否成立。(2)如果成立，启动远程DMA读RAM中的数据。222TCP/IP协议栈移植TCP/IP是一个庞大的协议集，嵌入式系统由于受到资源方面的影响，不能将所有的协议移植进嵌入式系统，当然也没有必要移植所有的协议。本文中主要实现了IP、ARP、ICMP、UDP。本系统主要实现

9、接收来自飞行模拟控制计算机UDP数据包。协议数据的接收实际是数据的解封装的过程。数据包解封装过程如图4所示。模块接收到以太网数据包时，判断是ARP数据报还是IP数据报，如果是IP数据报，则继续解析;否则进行ARP处理。解析出的IP数据报如果是UDP包，则接下来对应用层协议处理，本系统中要处理的是类ARCIN429协议;否则进行TCP或者ICMP处理。223应用层协议以太网转ARINC429总线控制模块收到了UDP数据后，还要将UDP数据作相应的处理才能发送给FPGA，这样有利于FPGA逻辑部分的实现，同时也能保证数据的可靠性。因此有必要根据ARINC429数据字格式对UDP数据进行一个重新封装

10、。ARINC429数据字格式由32位组成如表1所示。规定:每次通过以太网发送给此模块的UDP数据为6个字节:第一字节为标志码、第二字节为源/目的地址识别码、第三四五字节为数据区数据、第六字节为符号状态位。按照表1的ARINC429数据字将UDP数据填入到相应的区间，最后进行奇偶校验运算后发送给FPGA处理。224逻辑设计ARINC429总线使用差用差分信号传输，采用双极回零调制技术。速度达到100kbps。逻辑设计框图如图6所示。模块采用的是Spartan3E系列x3c100eFPGA，CLKOUT为DSP的输出时钟信号，大小为10MHz，它与FIFO的CLK_WR相连，使用DCM分频产生10

11、0kbps的CLK_RD时钟。考虑到DSP外部接口为16位数据宽度，发送两个数据就可以构成32位的ARINC429数据帧，因此逻辑设计中使用的是16位宽度DIN，32位宽度DOUT的异步FIFO。数据在FPGA中的传输变化流程如下。首先，FPGA将接收到的数据存储在异步FIFO中，然后根据空信号empty和移位寄存器空信号shift_empty来控制FIFO的读使能信号，读有效时将32位的数据送到移位寄存器，通过时钟信号一位一位地送给编码模块处理，最后得到需要的ARIN429信号。图8中clk_wr和clk_rd分别对应FIFO的写时钟和读时钟，din为DSP送入FIFO的16位宽度数据，sh

12、ift_empty为移位寄存器的空标志，如果为高电平代表数据帧已经从移位寄存器中发送完成，可以继续通过32位宽度的dout从FIFO读取数据。Data_effective表示ARINC429数据的有效性，有效时，data_429和data_429_n电平互补。当无效时输出的data_429和data_429_n都为低电平。图8中out_429与out429_n信号为经过双极回零调制信号。相应的代码为:always(posedgeclk_wrornegedgerst_n)beginif(!rst_n)data_effective_r=1b0;elsedata_effective_r=data_effective;end/data_effective延时一个时钟周期assignout_429=data_effective_rdata_429clk_rd;assignout_429_n=data_effective_rdata_429_nclk_rd;最后将这两个信号送入ARINIC429电平驱动芯片HI8571PSIF。3结束语该以太网转ARINC429总线控制模块可以方便地实现飞行模拟控制计算机与航空仪表间的数据通信，