数字钟打铃系统

1、数字电子技术基础课程设计报告题目名称数字钟打铃系统班级姓名学号同组者成绩计算机与信息工程学院目录一、题目和名称 (3二、摘要 (3三、设计任务及要求 (3四、数字钟打铃系统组成框图 (3五、单元电路设计 (31、信号源 (42、时钟电路 (43、校时电路 (54、闹钟电路 (5六、完整电路图 (8七、组装调试 (8八、实验器件 (9九、设计优点和不足 (9十、心得体会 (9十一、参考文献 (9一、题目和名称数字打铃系统二、摘要数字钟打铃系统是一种用数字显示秒、分、时的计时装置,与传统的机械钟相比,它具有走时准确、显示直观、无机械传动装置等优点,因而小到人们日常生活中的电子手表,大到车站、码头、

2、机场等公共场所的大型数显电子钟,得到了广泛的应用。在控制系统中,数字电子钟打铃系统也常用来作定时控制的时钟源。本次设计的数字钟打铃系统在电路中加入了校时电路和定时闹钟电路,能分别对时、分进行手动脉冲输入或连续脉冲输入的校时,可设置六个时间分别进行响铃。三、设计任务及要求用中、小规模集成电路设计一个数字钟打铃系统,能实现以下功能:1.由晶体振荡器电路(或555定时器产生1Hz的标准“秒”信号。2.“秒、分计数器”为00 59的六十进制计数器。3.“时计数器”为00 23的二十四进制计数器。4.走时精度要求每天误差小于1秒。5.具有校时功能。即只要将开关置于校时位置,可分别对“秒、分、时”进行手动

3、脉冲输入或连续脉冲输入的校正。6.可设置六个时间,数字钟定时打铃,响铃时间10秒。四、数字钟打铃系统组成框图 数字钟的工作原理是,振荡器产生稳定标准的1Hz脉冲信号,将标准脉冲送入秒计数器,秒计数器计满60s后向分计数器进位,分计数器计满60min后向小时计数器进位,时计数器计满24后,时、分、秒计数器同时自动复位为0然后考试新一天的计数。时、分、秒计数器分别把输出的状态输入到4为LED7段显示器显示出来。校时电路是用来对时、分、秒显示数字进行校对调整的。闹钟电路是对设定的六个时间分别进行响铃五、单元电路设计1、信号源(秒脉冲:秒脉冲由555定时器构成的多谐振荡器产生。多谐振荡器频率: 取R1

4、=15K,R2=68K,C1=10uF, C2=10nF,f=1Hz在NE555定时器输出端加施密特触发器可对方波整形。 2、时钟电路秒信号经过秒计数器、分计数器、时计数器之后,分别得到“秒”个位、十位,“分”个位、十位及“时”个位、十位的计时输出信号,然后送到显示器,以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制,即显示0059。而“时”计数器应为二十四进制,即显示0023。要实现这一要求,可选用中规模集成计数器74LS160 ,时、分、秒均采用整体置数法连接,电路图如下: 3、校时电路在电路运行出现误差时,需要对电路进行时间的校准。置开关在校时的位置,可分别对时、分、

5、秒进行单独技术,计数脉冲由单次脉冲和连续脉冲输入。电路如下 4、闹钟电路利用上边的二十四进制和六十进制的计数器作为信息的比较源之一,另外利用四片数值比较器74LS85对小时的个位和十位以及分钟的个位和十位进行比较,如果与设定的时间一样,则产生输出信号1,再利用由与非或门组成的电路驱动蜂鸣器的鸣叫,鸣叫的时间是10秒钟。鸣叫时间是由时钟电路的秒计数器进行控制,当秒计数器十位为0,个位为1时,可驱动由或非门组成的电路输出为1,驱动蜂鸣器的鸣叫,当秒计数器的十位为1时,停止鸣叫,此时正好为10秒钟。由比较器组成的闹钟电路操作简单,并且设定的时间是可调的,但电路连接过于复杂,因此本次试验又另外加了五个

6、固定的时间,分别为00:02:00、00:03:00、00:05:00、00:06:00、00:09:00,这些时间由与非或门组成,当电子钟显示到这些时间时也可驱动闹钟电路响铃,再加上一个由比较器组成的可调节的闹钟时间,共实现六个时间的响铃。电路图如下由比较器组成的可调时间的闹钟电路 由与或非门组成的固定时间的闹钟电路部分 -6- 由与或非门组成的固定时间的闹钟电路部分 -7- 六、完整电路图 其子电路图可参考第五部分 七、组装调试 本次试验是基于 Multisim10 软件设计的数字钟打铃系统， 基本上实现了时钟以及对时 钟时、分、秒的校时、闹钟的定时以及各个子电路的设计等要求。 1、时钟显

7、示完整的 00:00:59 2、时钟显示完整的 00:59:59 3、时钟显示完整的 23:59:59 -8- 4、在调试过程中发现，用 555 定时器设计的多谐振荡电路作为信号源产生的信号不稳定， 而且软件在仿真时出现计时过慢，为了达到更好的仿真效果，本次试验都是采用软件自带 的函数发生器来产生标准的 1Hz 脉冲，不影响本次试验的初衷。还有，由于本次试验的电 路使用了过多的与非门等器件，很容易产生竞争冒险现象，因此在闹钟电路中偶尔会出 现蜂鸣器多响一声的现象，不过不影响本次试验的结果，因为这种现象只是出现在几个别 的时刻。因为试验中的进位计数器是采用整体置数法，因此在计数器开始清零时刻显示

8、器 不会显示短暂 60，所以这个时刻不会出现蜂鸣器多响一声的现象。 5、 由于这次试验是采用老师给的 Multisim10 破解版本， 所以很容易出现软件运行不稳定、 死机、意外退出等现象，在仿真时如果出现这些问题，只能重新做了，所以在设计电路时 要及时进行保存， 这样可以防止软件意外退出而没有及时保存的现象。 在分析电路连接时， 可使用到万用表和示波器等工具。 八、实验器件 74LS00 、 74LS04 、 74LS160 、 74LS85 、 74LS20 、 74LS27 、 74LS32 、 74LS12 、电容、 5V 电源、函数发生器、NE555、开关、蜂鸣器等 九、设计优点和不

9、足 为了追求电路的最简化，另外五个闹钟时间不可调，只能事先设定时间。优点之处是 电路稳定，简单，而且还有一个闹钟时间是可调节的。 十、心得体会 这次的课程设计可能是我上大学以来遇到的最复杂的一次，遇到了很多困难，不过我 也学到了很多。首先，对于实验要用到的软件 Multisim10，之前根本就没听说过，在接下 来的两周时间里，我一边摸索这一款史无前例的软件，一边设计电路，出现问题就请教同 学，还不能解决的就上网查，在网上发帖请教各种牛人，花费了很多精力和时间。好在黄 天不负苦心人，电路图终于完成了。可老师却说我们没有达到实验的要求，对于实验要求 的“可设置六个时间” ，我们以为可以调六个时间就行了呢，可老师要求必须能同时设置 六个时间，这有点难为人，还有一周期末考试，这边课设还没搞定，很是纠结。不过最后 经过对电路的进一步修改，终于达到了实验的要求。通过这次试验，我明白了一个道理， 在困难面前，如果我们什么都不做，那肯定是失败，如果我们仔细研究、认真寻找解决问 题的思路，那我们就会发现原来这个问题有很多种解决的方法。 总之，通过这次课程设计实验，我不仅学会了设计数字钟打铃系统，还学会了如何使 用 Multisim 软件来设计电路，更重要的是我对课本上的理论知识有了更进一步的了