触发器计数器附其应用试验

1、实验18触发器、计数器及其应用、实验目的1. 掌握集成J-K触发器和D触发器的逻辑功能，学习用触发器组成计数器。2. 掌握集成计数器74LS290的逻辑功能和使用方法。3. 学习中规模集成显示译码器和数码显示器配套使用的方法。二、实验原理1 触发器常见的集成触发器有 D触发器和JK触发器，根据电路结构，触发器受时钟脉冲触发的 方式有维持阻塞型和主从型。维持阻塞型又称边沿触发方式，触发状态的转换发生在时钟脉 冲的上升或下降沿。而主从型触发方式状态的转换分两个阶段，在CP=1期间完成数据存入,在CP从1变为0时完成状态转换。JK触发器：在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用

2、性较强的一种触发器。本实验采用 74LS112双JK触发器，是下降边沿触发的边沿触发器。引 脚如图4.18.1所示。Ucc 1Rd 2Rd 2CP 2K 2J 2Sd 2Q图4.18.174LS112双JK触发器外引线排列201 / 7JK触发器的状态方程为：Qn1 =jQnKQnJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时,组成“与”的关系。后沿触发JK触发器的功能如表 4.18.1所示。JK触发器常被用作缓冲存储器，移位寄存器和计数器。D触发器：在输入信号为单端的情况下，常使用D触发器。其输出状态的更新发生在表4.18.174LS112双JK触发器逻辑功能表

3、输入输出SDRDCPJKQn4101XXX1010XXX0100XXX不定不定11J00QnQn11J101011J010111J11QnQnCP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来时D端的状态。本实验采用74LS74双D触发器，它是上升边沿触发的 D触发器。引脚如图4.18.2 所示。Ucc 2FD 2D 2CP 2Sd 2Q 2Q1 1 1 1 1 1 1141312111098丿74LS741234567£1 1 £1 11Rd 1D 1CP 1Sd 1Q 1Q GND图4.18.274LS74双D触发器外引线排列表4.18.27

4、4LS74双D触发器逻辑功能表输入输出SdRdCPDQn*Qn*01XX1010XX0100XX不定不定1111011001D触发器的状态方程为：Qn V二DnD触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。TTL2计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字 系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数 器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数体制 的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分 为加法、减法和可逆计数器。还有可预置数和

5、可编程序功能计数器等等。目前，无论是 还是CMOS集成电路，都有品种较齐全的中规模集成计数电路。使用者只要借助于器件手册 提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。图4.18.3所示为二一五一十进制异步计数器74LS290的外引线排列。图4.18.3计数器74LS290的外引线排列74LS290其内部是由四个下降沿触发的J-K触发器组成的两个独立计数器。一个是制计数器，CP。为时钟脉冲输入端，Qo为输出端；另一个是异步五进制计数器，CPi为时钟脉冲输入端，Q3Q2 Qi为输出端。Roa、Rob称为异步复位（清零）端， S9A、S9B称异步置9端。 其功能如表4.18.3

6、所示。表4.18.374LS290异步计数器逻辑功能表输入输出复位端置 9端Q3Q2Q1QoRoaRobS9AS9B110X000011X00000XX1110010X0X计数X0X00XX0X00X3译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示还用于数 据分配、存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。（1）七段发光二极管（LED ）数码管是目前最常用的数字显示器，图4.18.4为共阴管和共阳管的电路以及共阳 LED七段数码管外引线排列。（a）图4.18.4共阴管和共阳管的电路以及共阳+CCg f ab ed c-Ucc（b）LED七段数码管外引线排

7、列（a）共阴管和共阳管的电路（b）共阳LED七段数码管外引线排列一个LED数码管可用来显示一位 0 9十进制数和一个小数点。 小型数码管（0.5吋和0.36 吋）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）颜色不同略有差别， 通常约为2-2.5V，每个发光二极管的点亮电流在5-10mA。LED数码管要显示 BCD码所表示的十进制数字就需要有一个专门的译码器，有些译码器不但要完成译码功能，还带有驱动电 路，以驱动数码管工作。（2） BCD码七段译码驱动器，此类译码器有共阳和共阴两类。 型号有74LS47（共阳八74LS48 （共阴）、CC4511 （共阴）等。本实验采用共阳接法的

8、 74LS247 BCD七段显示译码器，图4.18.5为74LS247的外引线排列。表 4.18.4为74LS247 BCD七段显示译码器功能表。UCcf g a b c d e1 1 1 1 1 1 1 1161514131211109)74LS2471234567811丄_!_111A1A2LTBI/RBO RBIA3AOGND图4.18.574LS247的外引线排列表4.18.474LS247 BCD七段显示译码器功能表十进制 功能输入端输 出端字形RBIBI/RBOA3 A2 A1 A0a b c d e f g灭灯XX0X X X X1111111全灭试灯XX1X X X X0 0

9、0 0 0 0 0801110 0 0 00 0 0 0 0 0 1011X10 0 0 110 0 1111121X10 0 100 0 1 0 0 1 0231X10 0 110 0 0 0 1 1 0341X10 10 010 0 110 0451X10 10 10 10 0 10 0561X10 1100 1 0 0 0 0 0671X10 1110 0 0 1 1 1 1781X110 0 00 0 0 0 0 0 0891X110 0 10 0 0 0 1 0 09数码管正常工作时每段电流约为8mA，所以数码管与显示译码器配套使用时，在两者之间应串入510 Q左右的限流电阻。本实验

10、将74LS247显示译码器、数码管和限流电阻已配套连接在实验板上。如图4.18.6所示： J sA1 116f 510X7A2215|<gLT314|1aRI/RRO413|_bRBI512L<cA361111dAO 710|1eGND 89 1卜11u图4.18.6 译码显示电路三、实验仪器、设备和兀器件数字实验箱1台；直流稳压电源 1台；信号发生器1台；74LS112、74LS74、74LS290 ; 译码显示电路板等。四、实验内容和步骤1. J-K触发器(1)按表4.18.5的要求改变J、K、CP端状态，观察 Q、Q状态变化，观察触发器状态更新是否发生在 CP脉冲的下降沿，记

11、录于表中。表 4.18.5JKCPn+1QQn =0Qn =1000 t 11 t 0010 t 11 t 0100 T 11 T 0110 T 11 T 0(2)按图4.18.7接线，用74LS112双JK触发器构成同步三进制加法计数器Q2Q1脉冲CP图4.18.7同步三进制加法计数器 手动输入CP单次脉冲，记录计数器工作状态。 CP端送入频率为1kHz的TTL矩形脉冲，用示波器观察并记录CP、Q1、Q?的波形的关系。2. D触发器(1)按表4.18.6的要求改变D、CP端状态，观察Q、Q状态变化，观察触发器状态 更新是否发生在 CP脉冲的上升沿，记录于表中。表 4.18.6DCPn+1QQ

12、n =0Qn =100 t 11 T 00 T 11T 0(2)按图4.18.8接线，用两个74LS74双D触发器构成异步二进制加法计数器。 手动输入CP单次脉冲，记录计数器工作状态。 CP端送入频率为1kHz的TTL矩形脉冲，用示波器观察并记录CP、Q3、Q2、Qi、Qo的波形关系。3. 二五一十进制计数器(1) 按表4.18.7的要求改变复位端、置 9端状态，观察 Q3、Q2、Q1、Q0状态变化, 验证复位端、置 9端功能。(a)SA斤CM Ra(b)表 4.18.7输入输出复位端置)端Q3Q2Q1Q0RoaRobS9AS9B110X11X0XX11(2)按图18.9接线，用74LS290构成十进制计数器、六进制计数器图4.18.974LS290的应用电路(a)十进制计数器(b)六进制计数器 手动输入CP单次脉冲，记录计数器工作状态。 将电路中输出端 Q3、Q2、Q1、Qo与译码显示电路的 A3、A2、A1、Ao端相联。手动 输入CP单次脉冲，观察 Q3、Q2、Q1、Qo状态以及相应数码管