数字电子专业技术试题集及答案

1、数字电子技术基础试卷试题答案汇总数字电子技术基础试题（二）一、填空题：（每空1分，共10分）1.八进制数（34.2 ） 8的等值二进制数为（11100.01 ）2 ;十进制数98的 8421BCD 码为（10011000 ） 8421BCD。2 . TTL与非门的多余输入端悬空时，相当于输入 _高 _电平。3. 下图所示电路中的最简逻辑表达式为。AB4. 一个JK触发器有_两_个稳态，它可存储一位二进制数。5. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用_多谐振荡器电路。6. 常用逻辑门电路的真值表如表1所示，则F 1、F 2、F 3分别属于何种 常用逻辑门。表1ABF 1F 2F

2、300110010111001111101F 1同或7F 2 与非门F 3或门二、选择题：（选择一个正确答案填入括号内，每题 3分，共30分）1、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D ）A m 1 与 m 3 B、m 4 与 m6 C、m 5 与 m 13 D、m 2 与 m 8 2、L=AB+C的对偶式为：（B ）A、A+BC ; B、（ A+B ） C ; C > A+B+C ; D、ABC ;3、半加器和的输出端与输入端的逻辑关系是（D ）A、与非B、或非C、与或非D、异或4、TTL集成电路74LS138是3 / 8线译码器，译码器为输出低电平有效，若输入为 A 2

3、A 1 A 0 =101时，输出：_1为（B ）。A . 00100000 B. 11011111 C.11110111 D. 000001005、属于组合逻辑电路的部件是（A ）。A、编码器B、寄存器C、触发器D、计数器6存储容量为8KX8位的ROM存储器，其地址线为（C ）条。A 8 B、12 C、13 D、147、 一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时, 输出电压为（C ） V。A 1.28 B、1.54 C、1.45 D、1.568、T触发器中，当T=1时，触发器实现（C ）功能。A、置1 B、置0 C、计数D、保持9、指出下列电路中能够把串行

4、数据变成并行数据的电路应该是（ C ）。A、JK触发器B、3/8线译码器C、移位寄存器D、十进制计数器10、 只能按地址读出信息，而不能写入信息的存储器为（B ）。A RAM B ROM C PROM D EPROM三、将下列函数化简为最简与或表达式（本题 10分）1.FAC+AB+BC+ACD（代数法）2、F 2 ( A,B,C,D ) =Em(0,1,2,4,5,9)+刀d (7,8,10,11,12,13)(卡诺图法)F,=C+B D四、分析如下图所示电路，写出其真值表和最简表达式。（10 分）JT1)-JL1iLL9.1L西则E % Dl 0; Dja_AISc c o五、试设计一个码

5、检验电路，当输入的四位二进制数A、B、C D为8421BCD码时，输出丫为1,否则丫为0。（要求写出设计步骤并画电路图）（10分）丫二 A BC六、分析如图1所示电路的功能，写出驱动方程、状态方程，写出状态表或状态转换图，说明电路的类型，并判别是同步还是异步电路？（ 10分）同步六进制计数器，状态转换图见图 4七、试说明如图2所示的用555定时器构成的电路功能，求出 U T+、U T-和 U T ,并画出其输出波形。（10分）图22 1 13,3,3,波形如图5所示U oh八、如图3所示的十进制集成计数器；丄；的为低电平有效的异步复位端，试将计数器用复位法接成八进制计数器，画出电路的全状态转换

6、图。（10分）QO QI Q2 Q3 rp-_、8421码十进制加法CPQD QL Q2 Q3C> 3421码十进间加法 计数器八进制计数器电路如图6所示。数字电子技术基础试题（二）参考答案一、填空题：? 11100.01 ,10011000? 高? AB? 两，一? 多谐振荡器? 同或，与非门，或门二、选择题：1. D 2. B 3. D 4. B 5. A6. C 7. C 8. C 9. C 10. B1耳=虫+恥2场=四、1. L.二上 L 一 口2 Lx = A B L2= AB L3 - AB Z4 = AB五、Y =A BC六、同步六进制计数器，状态转换图见图 4七、波形如

7、图5所示CPQO QI Q2 Q3C> 3421码十建制加法计数器Rd八、八进制计数器电路如图图56所示。一、 填空题（每空1分，共20分）1、逻辑代数中3种基本运算是，一2、逻辑代数中三个基本运算规则 3、 逻辑函数的化简有 , 两种方法。4、 A+B+C=。5、TTL与非门的ui< Uoff时，与非门，输出, ui>Uon时，与非门，输出。6组合逻辑电路没有 功能。7、 竞争冒险的判断方法 ， o8、触发器它有稳态。主从 RS触发器的特性方程主从JK触发器的特性方程 程。，D触发器的特性方二、选择题（每题1分，共10分）1、相同为“ 0”不同为“ 1”它的逻辑关系是 A、

8、或逻辑 B、与逻辑C、异或逻辑()2、 丫 （A，B，C,） = Em （0，1，2，3）逻辑函数的化简式（）A、Y=AB+BC+ABC B、Y=A+BC、丫= A3、直kB寸了电賂处于（EliA、Y= AB B、Y处于悬浮状态C、Y= A B4、下列图中的逻辑关系正确的是（）A.Y= A BB.Y= A BC.Y= AB5、下列说法正确的是（）A、主从JK触发器没有空翻现象B、JK之间有约束C、主从JK触发器的特性方程是CP上升沿有效。6下列说法正确的是（）A、同步触发器没有空翻现象B、同步触发器能用于组成计数器、移位寄存器。C、同步触发器不能用于组成计数器、移位寄存器。7、下列说法是正确的

9、是（）A、异步计数器的计数脉冲只加到部分触发器上B、异步计数器的计数脉冲同时加到所有触发器上C、异步计数器不需要计数脉冲的控制8、 下列说法是正确的是（）A、施密特触发器的回差电压 U=Ut+-Ut- B、施密特触发器的回差电压越大, 电路的抗干扰能力越弱C、施密特触发器的回差电压越小，电路的抗干扰能力越强9、 下列说法正确的是（）A、多谐振荡器有两个稳态B、多谐振荡器有一个稳态和一个暂稳态C、多谐振荡器有两个暂稳态10、下列说法正确的是()A、555定时器在工作时清零端应接高电平B、555定时器在工作时清零端应接低电平C、555定时器没有清零端判断题(每题1分，共10 分)1、A+AB=A+

10、B(2、当输入9个信号时，需要3位的二进制代码输出。(3、单稳态触发器它有一个稳态和一个暂稳态。(4、施密特触发器有两个稳态。(5、多谐振荡器有两个稳态。(6 D/A转换器是将模拟量转换成数字量。(7、A/D转换器是将数字量转换成模拟量。(8、主从JK触发器在CP=1期间，存在一次性变化。(9、主从RS触发器在CP=1期间，R、S之间不存在约束。(10、 所有的触发器都存在空翻现象。() ) ) ) ) ) ) ) ) )四、化简逻辑函数(每题5分，共10分)1、Y=AB+BC+AC+BC2、丫( A，五、1、2、B，C,)=刀m (0，1，2，3，4，6，8，9，10，11，14)六、设计题

11、(每题10分，共20分)1、某车间有A、B、C、D四台发电机，今要求(1) A必须开机(2)其他三台 电动机中至少有两台开机，如不满足上述要求，则指示灯熄灭。试用与非门完成 此电路。2、试用CT74LS160的异步清零功能构成24进制的计数器七、数制转换(10分)(156) 10=()2=()8=()16(111000.11 2=()10=(八、分析题（10分）由555定时器组成的多谐振荡器。已知Vdd=12V、C=0.1y F、Ri=15K Q、R2=22KQ。试求：（1）多谐振荡器的振荡频率。（2）画出的Uc和Uo波形。一、填空题1、与运算、或运算、非运算。2、代入规则、反演规则、对偶规则

12、。3、公式法、卡诺图法。4、A B C= ABC5、关闭、咼电平、开通、低电平。6记忆7、代数方法、卡诺图法。8、两个稳态、J Qn+1=S+RQn RS=0 （约束条件）（CP下降沿）Qn JJQ" KQn（cp下降沿）Qn+1=D （CP 上升沿）二、选择题1、C2、C3、A4、A5、A6 C7、A8、A9、C10、A三、判断题1、x2、x3、V4、 V5、x6x7、x& V9、. x10、x四、化简逻辑函数1、五、画波形图2、1. (30.25) 10 = ( ) 2 = ( ) 16o1、CP1-2、六、设计题1、2、1/3VDDu04uc2/3VDD七、制转换(15

13、6) 10= (10011100 2= (234) 8= (9C) 16(111000.11 2= (56.75) 10= ( 70.6) 8八、分析题T=0.7(R1+2R2)C=0.7 X(15+2 X22 ) X0.1=4.13 suoi数字电子技术基础试题（一一）、填空题：（每空1分，共10 分）2 .逻辑函数 L = _ t ： _ + A+ B+ C +D = _J 。3 .三态门输出的三种状态分别为： 、 和 。4 .主从型JK触发器的特性方程， = o5 .用4个触发器可以存储 位二进制数。6 .存储容量为4KX8位的RAM存储器，其地址线为 12条、数据线为8条o二、选择题：

14、（选择一个正确的答案填入括号内，每题 3分，共30分）1. 设下图中所有触发器的初始状态皆为 0,找出图中触发器在时钟信号作用下, 输出电压波形恒为0的是：（C）图。CFQAhnMD2.下列几种TTL电路中，输出端可实现线与功能的电路是（D）A、或非门 B、与非门C、异或门 D、OQTD )。3. 对CMOS!非门电路，其多余输入端正确的处理方法是（A、通过大电阻接地（1.5KQ） B、悬空C、通过小电阻接地（1KQ）B、D、通过电阻接V CC4. 图2所示电路为由555定时器构成的（A ）。A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器5. 请判断以下哪个电路不是时序逻辑电

15、路（C ）。A、计数器B、寄存器C、译码器D、触发器6 下列几种A/D转换器中，转换速度最快的是（A ）。A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、D、双积分A/D转换器7.某电路的输入波形u I和输出波形u 0如下图所示，则该电路为（C）A、施密特触发器 B、反相器C、单稳态触发器D、JK触发器8 .要将方波脉冲的周期扩展10倍，可采用（C ）。A、 10级施密特触发器B、10位二进制计数器 C、十进制计数器B、D 10位D/A转换器9、已知逻辑函数匚丄m与其相等的函数为（D）。A、 二 B、一 口 一 匸 C、 D、 亠10、一个数据选择器的地址输入端有3个时

16、，最多可以有（C）个数据信号输出A、4 B、6 C、8 D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式2、用卡诺图法化简为最简或与式Y= -+ J- F C - +A U . D,约束条件：A - C - + A F CD+AB=O四、分析下列电路。（每题6分，共12分）1、写出如图1所示电路的真值表及最简逻辑表达式。图12、写出如图2所示电路的最简逻辑表达式Vcc0五、判断如图3所示电路的逻辑功能。若已知 u B =-20V,设二极管为理想二极 管，试根据u A输入波形，画出u 0的输出波形 (8分)t。> t图3六、用如图4所示的8选1数据选择器CT74L

17、S15侯现下列函数。(8 分)A2Y (A,B,C,D ) =2 m(1,5,6,7,9,11,12,13,14)MUX 七、用4位二进制计数集成芯片CT74LS161采用两种方法实现模值为10的计数 器，要求画出接线图和全状态转换图。（CT74LS16伽图5所示，其LD端为同 步置数端，CR为异步复位端）。（10分）AlCT74LS151EV D°Dl D2 D3 D4 D5 Dtf D7ETEFCRQs Q? Qi Qo CTRDLV16 C0 CT74LS1SL ppLDO犬 6 D? Di D。八、电路如图6所示，试写出电路的激励方程，状态转移方程，求出Z 1、Z 2、 Z

18、3的输出逻辑表达式，并画出在 CP脉冲作用下，Q 0、Q 1、Z 1、Z 2、Z 3的输出波形。（设Q 0、Q 1的初态为0。）（ 12分）13zi数字电子技术基础试题（一）参考答案一、填空题1. (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 163 .高电平、低电平和高阻态5 .四。6.12、8二、选择题：1. C 2.D 3.D 4.A 5.C 6.A 7.C 8.C 9.D 10.C三、逻辑函数化简1、Y=A+B2、 用卡诺图圈0的方法可得：丫=(亠+D)(A+ )( _ +四、1、 ； -上二该电路为三变量判一致电路，当三个变量都相同时输出 为1,否则输

19、出为0。Y = A，B =0 丫呈高阻态五、u 0 = u A u B ,输出波形u 0 如图10所示:0-101o12图10六、如图11所示:D图11七、接线如图12所示:EhGQ3 Qi QaET CTRDIV16 °°餌 CT74LS161'3更"吐玩r丨丨1 ICPQs Q Qi Qo 町 CTRDV16 60 EP CT74LS161一'全状态转换图如图13所示:(a )图13八、'一 l.一 i, 一 一：一1,m 波形如图 14 所示:LTLTLnLTLrLn J I I I IQilIinri数字电子技术试卷姓名：班级：考号

20、：成绩:本试卷共6页，满分100分；考试时间：90分钟；考试方式：闭卷题号-一一-二二-三四(1)四1( 2)四（3）四（4）总分得分一、填空题（每空1分，共20分）1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD码时，它相当于十进制数（）。2. 三态门电路的输出有高电平、低电平和（）3种状态。3. TTL与非门多余的输入端应接（）。4. TTL集成JK触发器正常工作时，其Rd和Sd端应接（）电平。5. 已知某函数P = B A C D AB CD ，该函数的反函数F = （ ）。6. 如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码

21、。7. 典型的TTL与非门电路使用的电路为电源电压为（）V，其输出高电平为（）V，输出低电平为（）V， CMOS电路的电源电压为（）V O8. 74LS138是3线一8线译码器，译码为输出低电平有效，若输入为A2A1Ao=11O时，输出 YY6YY4YY2Y1Y0 应为（）。16位为一个字节的9. 将一个包含有 32768个基本存储单元的存储电路设计ROM。该ROM有（）根地址线，有（）根数据读出线。10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。11.下图所示电路中，丫1 =（）；丫2 =（ABD-Y1丫2丫312.某计数器的输出波形如图1所示，该计数器是）进制计数器1

22、11 f11Jiii1 J I;I;14Itti11k411J1111111i1I 1t111ii1i'i1 1 « 113.驱动共阳极七段数码管的译码器的输出电平为（）有效。二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写 在题后的括号内。错选、多选或未选均无分。）1. 函数F（A,B,C）=AB+BC+AC的最小项表达式为（A . F（A,B,C）=刀m （0，2，4）C. F（A,B,C）=刀m （0，2，3，2. 8线一3线优先编码器的输入为)0B. (A,B,C)=刀m (3，5，6，7)

23、D. F(A,B,C)=刀m (2, 4, 6，7)4）1017，当优先级别最高的|7有效时，其输出Y2心丫0的值是（A. 111B. 0103. 十六路数据选择器的地址输入A. 16B.2C. 000D. 101(选择控制)端有(C.4D.8）个4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接移位脉冲CP作用下，四位数据的移位过程是（）oA. 1011-0110-1100-1000-00000,在4个B.1011-0101-0010-0001-0000C. 1011-1100-1101-1110-1111D.1011-1010-1001-1000-0111 _ _5.已知7

24、4LS138译码器的输入三个使能端(E1=1， E2A = E2b=0)时，地址 码A2A1A0=011，则输出 丫7丫0是(A. 11111101 B.10111111)。C.11110111D. 111111116. 一只四输入端或非门，使其输出为A. 15B. 81的输入变量取值组合有（ .7) 种。D. 17. 随机存取存储器具有（）A.读/写B.无读/写C.只读8. N个触发器可以构成最大计数长度A.N B.2N C.N2功能。D. 只写（进制数）为D.2 N9 某计数器的状态转换图如下，其计数的容量为（）A. 八 B. 五C. 四 D. 三10.已知某触发的特性表如下（A、B为触发

25、器的输入）其输出信号的逻辑表达 式为（）。ABQn+1说明00Qn保持010置0101置111Qn翻转A. Qn+1 = A B.Qn 1 =AQn - AQnC.Qn AQn - BQn D.Q1"=B11. 有一个4位的D/A转换器，设它的满刻度输出电压为10V,当输入数 字量为1101时，输出电压为（）。A. 8.125V B.4V C. 6.25VD.9.375V12 .函数F=AB+BC使F=1的输入ABC组合为（）A. ABC=000B. ABC=010） 0D. 丫二 BC CC. ABC=101D. ABC=110A.4B. 6C. 8D. 16ABCYABCY0 0

26、 001 0 01 00 0 111 0 110 1 001 1 010 1 111 1 1113.已知某电路的真值表如下，该电路的逻辑表达式为（A. 丫二 C B. Y =ABCC. Y=AB C14.四个触发器组成的环行计数器最多有（）个有效状态15.逻辑函数F-AB+B C的反函数F珂)俎(瓦 +B ) ( B+C)B. (A+B) CB+C )U A + B+CD.A B+B C三、判断说明题（本大题共 2小题，每小题5分，共10分）（判断下列各题正误，正确的在题后括号内打“V”，错误的打“X” o）1、逻辑变量的取值，1比0大。（2、D/A转换器的位数越多，能够分辨的最小输出电压变化

27、量就越小 （）3 八路数据分配器的地址输入（选择控制）端有8个）（）4、因为逻辑表达式A+B+AB=A+成立，所以AB=0成立）（）5、利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态（）6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（）7.约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1,也可当作0）（）8 .时序电路不含有记忆功能的器件）（9 .计数器除了能对输入脉冲进行计数，还能作为分频器用）（）10 优先编码器只对同时输入的信号中的优先级别最高的一个信号编码（ ）四、综合题（共

28、30分）1.对下列Z函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后 的逻辑图）（8分）Z= AB A *B *C A *B *CBC=0（1）真值表 （2分）卡诺图化简（2分）逻辑图（2分）（3） 表达式（2分）2. 试用3线一8线译码器74LS138和门电路实现下列函数。（8分）Z（A、B、C） =AB+ ACA2YoAiYi 1Ao74LS138STaSTb丫5STc丫7Q3. 74LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电 路是几进制计数器，并画出其状态图。（8分）74LS161逻辑功能表CRLDCTpCTtCPQ3Q2 Q1 Q00XXXX0

29、 0 0 010XXD3 D2 D1 D0110XXQ3 Q2 Q1 Q011X0XQ3 Q2 Q1 Q01 ”T1 ”CP4. 触发器电路如下图所示，试根据CP及输入波形画出输出端Q1、Q2的波形。设各触发器的初始状态均为“ 0”（ 6分）。数子电子技术A卷标准答案、填空题（每空1分，共20分）1.147 ,932.高阻3.高电平或悬空4.高5F =BACD +ABCD6.77.5，3.6 ,0. 35 , 3 188.101111119.11 , 1610.100 11一Y A B;V2= A B + A B ； A BQiA CPCP13. 514.低二、选择题（共30分，每题2分）12

30、3456789111114101235A C CACAADBCADCDB三、判断题（每是页2分,共20分）1 2345678910四、综合题（共30分，每题10 分）1 解：（1）真值表 （2分）化简（2分）V V卡诺图A B CZ0 0 000 0 110 1 010 1 1X1 0 011 0 111 1 001 1 1X（3 ） 表达式（2分, 图（2分）逻辑AB AB C =A® B+CABCZ2. 解：Z (A B C) =ABf AC=AC+C)+ AC (B+B )=ab(+abC + Abo a bc=m 1+ m 3+ m 6+ m 7=mi *m3 *m6 *m7

31、(4 分)4 分)ABCZ13.解:&Q3Q2Q1QoCO74LS161CP <CRLDCTp CTt D3D2 D1DoCP1当74LS161从0000开始顺序计数到1010时，与非门输出“ 0”清零 信号到来，异步清零。（2分）2 该电路构成同步十进制加法计数器。（2分）4. q、q的波形各 3分。CPn n iAW U, H ：；：Qi _， n 厂Q2数字电子技术试卷姓名：班级：考号：成绩:本试卷共 6 页，满分 100 分； 考试时间： 90 分钟； 考试方式：闭卷题号-一一-二二四(1)四1( 2)四（3）四（4）总分得分一、填空题（每空1分，共20分）1. 有一数码

32、10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD码时，它相当于十进制数（）。2. 三态门电路的输出有高电平、低电平和（）3种状态。3. TTL与非门多余的输入端应接（）。4. TTL集成JK触发器正常工作时，其Rd和Sd端应接（）电平。5. 已知某函数F = B A C D AB CD ，该函数的反函数F = （ ）。6. 如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。7. 典型的TTL与非门电路使用的电路为电源电压为（）V，其输出高电平为（）V，输出低电平为（）V， CMOS电路的电源电压为（）V o8. 74LS138是3线一8线译码器，译

33、码为输出低电平有效,时，输出丫7Y6Y5丫4丫3丫2半丫0应为（）9. 将一个包含有 32768个基本存储单元的存储电路设计若输入为A2AiAo=11016位为一个字节的ROM。该ROM有（）根地址线，有（）根数据读出线。10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（）11.下图所示电路中，丫1 =（)；Y3 =）；丫2 =（12某计数器的输出波形如图1所示，该计数器是（）进制计数器位。13. 驱动共阳极七段数码管的译码器的输出电平为（）有效。二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写 在题后

34、的括号内。错选、多选或未选均无分。）1. 函数F（A,B,C）=AB+BC+AC的最小项表达式为（）。A . F（A,B,C）=刀m （0，2，4）B. （A,B,C）=刀m （3，5，6，7）C. F（A,B,C）=刀m （0，2，3，4）D. F（A,B,C）=刀m （2，4，6，7）2. 8线一3线优先编码器的输入为Io17，当优先级别最高的I7有效时，其输出丫2 *丫| *丫0的值是（）。A. 111B. 010C. 000D. 1013. 十六路数据选择器的地址输入（选择控制）端有（）个。A. 16B.2C.4D.84.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0,

35、在4个移位脉冲CP作用下，四位数据的移位过程是（）A. 1011-0110-1100-1000-0000B.1011-0101-0010-0001-0000C. 1011-1100-1101-1110-1111D.1011-1010-1001-1000-01115.已知74LS138译码器的输入三个使能端（E1=1, E2A 码A2AiA0=011，则输出丫7丫0是（）。A. 11111101 B.10111111C. 11110111E2B=0）时，地址D. 111111116. 一只四输入端或非门,A. 15使其输出为1的输入变量取值组合有（）B. 8 C . 7D. 17.随机存取存储器

36、具有（） 功能A.读/写B.无读/写C.只读 D. 只写8. N个触发器可以构成最大计数长度（进制数）为 （）的计数器A.N B.2N C.N9.某计数器的状态转换图如下,111010其计数的容量为（）A. 八 B. 五C. 四 D. 三10.已知某触发的特性表如下（A、110100011（101B为触发器的输入）其输出信号的逻辑表达A. Qn+1 = A B. Qn 1 =AQn aq C.Qn 1 二AQn BQnD.cn+1式为（）ABQn+1说明00Qn保持010置0101置111Qn翻转=B11. 有一个4位的D/A转换器，设它的满刻度输出电压为10V,当输入数 字量为1101时，输

37、出电压为（）。A. 8.125V B.4V C. 6.25VD.9.375V12 .函数F=AB+BC使F=1的输入ABC组合为（A. ABC=OOOB. ABC=010C. ABC=101D. ABC=110) 0D. 丫二 bC c13.已知某电路的真值表如下，该电路的逻辑表达式为（A. Y =C B. Y 二 ABCC . Y 二 AB CABCYABCY0 0 001 0 000 0 111 0 110 1 001 1 0r 10 1 111 1 1114. 四个触发器组成的环行计数器最多有（）个有效状态A.4B. 6C. 8 D. 1615. 逻辑函F=AB+B C的反函数F珂）九（

38、百 +B ） （ B+C）B（A+B） （B+C ）G A + B+CD. A B + B C三、判断说明题（本大题共 2小题，每小题5分，共10分）（判断下列各题正误，正确的在题后括号内打“V” ，错误的打“X”。）1、逻辑变量的取值，1比0大。（）2、D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小 （）3 .八路数据分配器的地址输入（选择控制）端有 8个° （）4、因为逻辑表达式A+B+AB=A+成立，所以AB=0成立。（）5、利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态（）6. 在时间和幅度上都断续变化

39、的信号是数字信号，语音信号不是数字信号。（）7. 约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1,也可当作0° （）8 .时序电路不含有记忆功能的器件。（）9 .计数器除了能对输入脉冲进行计数，还能作为分频器用。（）10 .优先编码器只对同时输入的信号中的优先级别最高的一个信号编码（ ）四、综合题（共30分）1.对下列Z函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后 的逻辑图。（8分）Z= AB 亠 A*B *C 亠 A*B *CBC=0（1）真值表 （2分）（2）卡诺图化简（2分）逻辑图（2分）（3） 表达式（2分）2.试用3线一8

40、线译码器74LS138和门电路实现下列函数。（8分）Z （A、B、C） =AB+ ACA2Yo_Yj 1A1Ao.Y2I74LS138STa咅ISTbY5STcY71 宀：二一 1 2(>><o3. 74LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电 路是几进制计数器，并画出其状态图。（8分）74LS161逻辑功能表Q3Q2Q1Qoco74LS161CPcrLDCTp CTt D3D2 D1 D0CPCRLDCTpCTtCPQ3Q2 Q1 Qo0XXXX0 0 0 010XXD3 D2 D1 D0110XXQ3 Q2 Q1 Q011X0XQ3Q2 Q1

41、Q01111加法计数4. 触发器电路如下图所示，试根据CP及输入波形画出输出端Qi、Q2的波形。设各触发器的初始状态均为“ 0”（ 6分）。QiA CP数字电子技术A卷标准答案、1.填空题（每空147 ,931 分,共20分）2.高阻3.高电平或悬空4.高5F =BACD +ABCD6.77.5,3.6, 0. 35 , 3 188.101111119.11 , 1610.10011.一Y A B;V 2= A B + A B ； A B13.514.低、选择题（共30分，每题2 分）0、判断题（每题2分，共20 分）四、综合题（共30分，每题10 分）1 解：（1）真值表 （2分）化简（2分

42、）卡诺图A B CZ0 0 000 0 110 1 010 1 1X1 0 011 0 111 1 001 1 1X（3 ） 表达式（2分, 图（2分）逻辑BC=0AB AB C =A® B+CABCZ2. 解：Z (A B C) =ABf AC=AC+C)+ AC (B+B )=ABG-ABC + ABOA BC=m 1+ m 3+ m 6+ m 7(4 分)4 分)3.解:&A2YoA1YjA0Y74LS138Y3STaY.4丫5STb丫6STc丫7J00D1 ”Q3Q2Q1Q0CO74LS161CPCRLDCTp CTt D3D2 D1D0CP1当74LS161从000

43、0开始顺序计数到1010时，与非门输出“ 0”清零 信号到来，异步清零。（2分）2 该电路构成同步十进制加法计数器。（2分）一、填空题：（每空3分，共15分）1 逻辑函数有四种表示方法，它们分别是（、逻辑表达）和（卡诺图2 将2004个“ 1异或起来得到的结果是（3由555定时器构成的三种电路中，（ 的整形电路。4. TTL器件输入脚悬空相当于输入（5. 基本逻辑运算有：（）、（真值表、）、（）°）°）和（、电平。）和（逻辑图式 ）、是脉冲、运算2 用卡诺图化简函数为最简单的与或式（画图）06. 采用四位比较器对两个四位数比较时，先比较（、位7.触发器按动作特点可分为基本型

44、、（）、（、和边沿型;8. 如果要把一宽脉冲变换为窄脉冲应采用（°触发器9. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（°电路和（、电路。11 数字系统按组成方式可分为、两种；12. 两二进制数相加时，不考虑低位的进位信号是（）加器。13. 不仅考虑两个目加，而且还考虑来自 目加的运算电路，称为全加器。14. 时序逻辑电路的输出不仅和 关，而且还与 关。15. 计数器按CP脉冲的输入方式可分为 和。16 .触发器根据逻辑功能的不同，可分为、17 .根据不同需要，在集成计数器芯片的基础上，通过采用:、方法可以实现任意进制的技术器。18. 4. 一个JK触发

45、器有个稳态，它可存储 位二进制数。19. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用 电路。20. 把JK触发器改成T触发器的方法是 。21. N个触发器组成的计数器最多可以组成 进制的计数器。22 .基本RS触发器的约束条件是 。23.对于JK触发器，若J二K，则可完成 T触发器的逻辑功能；若J =K，则可完成D 触发器的逻辑功能。二.数制转换（5分）：1、(11.00 1) 2=()16=()102、(8FFF) 16 =()2 =()103、(257) 10 =(2 =()164、( +1011B）原码=(） 反码=（）补码5、（一1010 10B)原码=( )反码=（）补码三

46、. 函数化简题：（5分）1、化简等式Y 二 ABC ABC ABCY =AB AC BCY =CD（A 二 B） ABC ACD，给定约束条件为：AE + CD=0丫八 m（ 0 , 2,8 , 1 0四. 画图题：（5分）（12 分）1 试画出下列触发器的输出波形 （设触发器的初态为0）。1.CP2.CP3.Q3aQ2知输入信号X , 丫 , Z的波形如图3所示，试画出F =XYZ X YZ XYZ XY Z 的波形。xjnruz 图3波形图五. 分析题（30分）1、分析如图所示组合逻辑电路的功能2试分析如图3所示的组合逻辑电路1) .写出输出逻辑表达式；2) .化为最简与或式；3) .列出真值表；4) .说明逻辑功能。3. 七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出 方程，画出电路的状态转换图。(20)4. 74161组成的电路如题37图所示，分析电路，并回答以下问题(1) 画出电路的状态转换图(QQQQ);(2) 说出电