数电课设八位智能抢答器

1、30武汉理工大学数字电子技术基础课程设计任务书学生姓名： 李董帅 专业班级： 通信1301 指导教师： 黄铮 工作单位： 武汉理工大学 题 目: 智能抢答器的设计与实现初始条件： 本设计既可以选用集成电路：74LSl48，74LS279，74LS48，74LSl92，NE555，74LS00，74LSl21和其它器件等，实现八路定时抢答功能；又可以使用单片机系统构建多路数字定时抢答器。要求用蜂鸣器和光电二极管作声光报警器件，工作电源Vcc为+5V。 要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求）1、课程设计工作量：1周。2、技术要求：1）可同时供8名选手（或代

2、表队）参赛，其编号分别是0到7，各用一个抢答按钮，按钮的编号与选手的编号相对应；给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。2）抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。3）抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(如30秒)。当节目主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器进行显示，同时扬声器发出短暂的声响，声响持续时间0.5秒左右

3、。4）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。5）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统进行短暂的报警，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示00。3、查阅至少5篇参考文献。按武汉理工大学课程设计工作规范要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。时间安排：1、 年 月 日，布置课设具体实施计划与课程设计报告格式的要求说明。2、 年 月 日至 年 月 日，方案选择和电路设计。3、 年 月 日至 年 月 日，电路调试和设计说明书撰写。4、 年 月 日，上交课程

4、设计成果及报告，同时进行答辩。指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日目录摘要3Abstract41设计任务及系统功能简介51.1设计任务51.2基本功能61.3扩展功能62方案设计与论证62.1方案论证与比较62.2方案选择62.3具体方案72.3.1方案一72.3.2方案二82.4方案选择83设计及原理83.1总体方案设计83.1.1方案思路83.1.2总电路框图93.2重要芯片的功能与原理93.2.1七段数码管器件93.2.1 74LS48译码驱动器103.2.2 RS触发器113.2.3 74LS148优先编码器133.2.4 74LS129 十进制可逆同步计数

5、器143.2.5 555定时器173.3各模块设计方案及原理说明183.3.1抢答电路183.3.3蜂鸣器报警电路214电路仿真224.1抢答电路仿真225实验结果分析256收获、体会和建议277元器件清单28主要参考文献29摘要 抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本设计以八路智力竞赛抢答器为基本概念，从实际应用出发,利用电子设计自动化( EDA)技术,用数字、模拟电子器件设计具有扩充功能的抢答器。该抢答器的设计利用Multisim11完成了原理图设计和电路仿真，具有数字显示、倒计时显示、编码译码功能，应用效果良好。关键词: 电子设计自动化；数字电子技术；抢答器；仿真

6、AbstractResponder is a tool that has been widely used in various intelligence and knowledge competitions occasions. The design to eight-way quiz Responder basic concepts, from the practical application, the use of electronic design automation (EDA) technology, with digital, analog electronics design

7、 extension of the answering device. The design of the Responder use Multisim11 completed the schematic design and circuit simulation, with digital display, countdown shows, coding and decoding functions, with good results. Key words: EDA; digital electronic technology; Responder; Simulation 1设计任务及系统

8、功能简介1.1设计任务 利用各种器件设计一个八路智力竞赛抢答器。了解电路设计流程，掌握智力抢答器的工作原理及其设计方法，进行抢答器主体电路、可预置时间的定时电路、时序控制等电路的分析与设计。画出定时抢答器的整机逻辑电路图，并能对其在电路中的作用进行分析。1.2基本功能 在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光或音响等多种手段指示出第一抢答者。 （1）设计制作一个可容纳8组参赛的数字式抢答器，每组设置一个抢答按钮供抢答者使用。 （2）电路具有第一抢答信号的鉴别和锁存功能。在主持人系统发出抢答指令后，若参赛者按抢答开关，则该组指示灯亮并用组别显示

9、电路显示出抢答者的组别，同时指示灯(发光二极管)亮。此时，电路应具备自锁存功能，使别组的抢答开关不起作用。 （3）若超时仍无人抢答，则报警指示灯熄灭。1.3扩展功能（1） 若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。（2） 抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(如30秒)。当节目主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器进行显示，同时扬声器发出短暂的声响，声响持续时间0.5秒左右。（3） 如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统进行短暂的报警，并封锁输入电路，禁止选手超时后抢答，定时

10、显示器上显示00。2方案设计与论证2.1方案论证与比较 与普通抢答器相比，本作品有以下几方面优势： 1、具有清零装置和抢答控制，可由主持人操纵，避免有人在主持人说“开始”前提前抢答而违反规则。 2、具有定时功能，在30秒内无人抢答表示所有参赛选手获参赛队对本题弃权。2.2方案选择根据系统方框图的原理有两种设计方案可供选择。 1、选手触摸按钮后的信号首先进入RS触发器， CP脉冲控制锁存效果，然后输出再进行编码，译码显示。 2、可以用单片机编程实现，其实使用单机做最简单。2.3具体方案2.3.1方案一 (1) 本方案定时抢答器的总体框图如下图所示，它由主体电路和扩展电路两部分组成。主体电路完成基

11、本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时抢答的功能 (2) 定时抢答器的工作过程是：接通电源时，节目主持人将开关置于“消除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时器倒计时，当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作：优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；扬声器发出短暂的声响，提醒节目主持人注意；控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；控制电路要使定

12、时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统消零为止，当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。锁存器显示电路译码电路优先编码器抢答电路报警电路主持人控制开关控制电路秒脉冲产生电路显示电路译码电路定时电路图1方案一流程图2.3.2方案二本方案完成的功能如图 所示，当主持人宣布抢答开始的时候，按下开始按钮，此时电路进 入抢答状态，选手的输入采用了扫描式的输入，之后把相应的信息送往单片机，再由单片机 输出到显示输出电路中。此时有人第一按下相应的抢答按钮，经过单片机的控制选择，在八 段显示器上显示相应的号码，并锁存，同时禁止其他按钮

13、的输入。输出锁存显示锁存单片机控制控制输入抢答输入图2方案二流程图2.4方案选择基于以上两种方案做以简要分析，第一种方案电路较为复杂，但无需进行软件设计，直接进行线路的连接就可以运行。第二种方案电路较为简单，需要进行复杂的软件设计，并需要进行很长时间调试，费工费时。说以决定选择第一种方案.3设计及原理3.1总体方案设计3.1.1方案思路 本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。 当电路形成第一抢答信号之后，用编

14、码、译码及数码显示电路显示出抢答者的组别，也可以用发光二极管直接指示出组别。在主持人没有按下开始抢答按钮前，参赛者的抢答开关无效；当主持人按下开始抢答按钮后，开始进行30秒倒计时，此时，若有组别抢答，显示该组别并使抢答指示灯亮表示“已有人抢答”；当计时时间到，仍无组别抢答，则计时指示灯灭表示“时间已到”，主持人清零后开始新一轮抢答。3.1.2总电路框图图3总电路框图3.2重要芯片的功能与原理3.2.1七段数码管器件 半导体数码管将十进制数码分成七个字段，每段为一发光二极管。 七段字划a、b、c、d、e、f、g是用条形发光二极管做成的。共阴极数码管是将各发光二极管阴极连在一起接低电平，阳极分别有

15、译码器输出端来驱动。当译码输出某段码为高电平时，相应的发光二极管就导通发光，显示相应的数码。共阴极接线图 共阳级接线图半导体显示器管脚排列图 图4七段显示器原理图图5七段数字显示器发光段组合3.2.1 74LS48译码驱动器 4LS48芯片是一个十进制（BCD）译码器，可用来驱动共阴极的发光二极管显示器。74LS48的内部有升压电阻，因此无需外接电阻（可直接与显示器相连接）。74LS48其引脚图如下图，其功能表如下表。 图5 74LS引脚图功能或数字输 入输 出显示字型 a b c d e f g灭 灯试 灯动态灭零 0 0 0 0 0 0 00（输入）100 0 0 0 0 0 01 1 1

16、 1 1 1 10 0 0 0 0 0 0灭灯8灭灯01234567891 11 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 1 0 1 1012345678974LS48的功能表如下表所示。其中，A3A2

17、A1A0为8421BCD码输入端，ag为7段译码输出端。图6 74LS48功能表 本设计用到的共阴极显示器和74LS48。74LS48可以驱动共阴极的发光显示器，其内部有升压电阻，无需外接电阻（可以直接与显示器相连接）。 为试灯输入：当 =0时，/=1时，若七段均完好，显示字形是“8”，该输入端常用于检查74LS48显示器的好坏; 当 =1时，译码器方可进行译码显示。用来动态灭零，当 =1时， 且=0，输入A3A2A1A0=0000时，则/=0使数字符的各段熄灭； /为灭灯输入/灭灯输出，当 =0时不管输入如何, 数码管不显示数字；/ 为控制低位灭零信号,当=1时, 说明本位处于显示状态;若

18、=0, 且低位为零, 则低位零被灭。3.2.2 RS触发器1. 保持状态。当输入端接入=1的电平时，如果基本SR触发器现态=1、=0，则触发器次态=1、=0；若基本SR触发器的现态=0、=1，则触发器次态=0、=1。即=1时，触发器保持原状态不变。2. 置0状态。当=1，=0时，如果基本SR触发器现态为=1、=0，因=0，会使=1，而=1与=1共同作用使端翻转为0；如果基本SR触发器现态为=0、=1，同理会使=0，=1。只要输入信号=1，=0，无论基本SR触发器的输出现态如何，均会使输出次态置为0态。3. 置1状态。当=0、=1时，如果触发器现态为=0、=1，因=0，会使G1的输出端次态翻转为

19、1，而=1和=1共同使G2的输出端=0；同理当=1、=0，也会使触发器的次态输出为=1、=0；只要=0、=1，无论触发器现态如何，均会将触发器置1。4. 不定状态。当=0时，无论触发器的原状态如何，均会使=1，=1。当脉冲去掉后，和同时恢复高电平后，触发器的新状态要看G1 和G2两个门翻转速度快慢，所以称=0是不定状态，在实际电路中要避免此状态出现。基本RS触发器的逻辑图、逻辑符号和波形图如图7-9所示。 8 逻辑符号 9 波形图7逻辑图 &Q QG1G2 R SS R R S QQ R SQ置0置1保持输 入输 出1XXXXXXXX11111011111111111100XXXXXXX000

20、0010XXXXXX01001010XXXXX011010010XXXX0111011010XXX01111100010XX011111101010X01111111100100111111111101图10RS基本触发器74LS148的真值表4LS148的输入端和输出端低电平有效。是输入信号，为三位二进制编码输出信号，1时，编码器禁止编码，当0时，允许编码。是技能输出端，只有在0，而均无编码输入信号时为0。为优先编码输出端，在0而的其中之一有信号时，0。各输入端的优先顺序为：级别最高，级别最低。如果0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按编码，000。优先编码被广泛

21、用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。3.2.3 74LS148优先编码器 74LS148是一个8线-3线优先级编码器。它允许多个输入信号同时有效，但只对一个优先级最高的输入信号进行编码。图（4）所示为其的引脚排列图和逻辑功能示意图。图11 74LS148逻辑功能示意 图12 74LS148真值表 YEX=1时，则不论输入 I0I7八个端为何种状态，Y2Y1Y0 都为高电平，且ST=1，YS=1（此时编码器处于不工作状态） YEX=0时，a. I0I7均为高电平，YS=1时Y2Y1Y0=111为非编码输出（工作，但无有效输入请求）。这种情况ST=

22、0，此时它可与另一片同样的器件的EI连接，以便组成更多输入端的优先编码器。 只有I0=0（优先级别最低位有低电平输入时）YS=0，Y2Y1Y0=111为编码输出。 允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。 在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。3.2.4 74LS129 十进制可逆同步计数器1) 统计输入脉冲个数的功能称为计数，具有计数功能的电路称为

23、计数器。按触发方式分，计数器有异步和同步两种；按计数容量分，计数器有二进制计数器和非二进制计数器两种；按计数增减趋势分，有加法计数器、减法计数器和既能加法又能减法的可逆计数器三种。计数器74LS192属于十进制可逆同步计数器。2) 十进制可逆同步计数器74LS192，它具有双时钟输入，并具有清除和置数等功能，在八路数字抢答器的定时电路中，可预置时间的电路选用74LS192进行设计，定时电路中用到两块74LS192实现减法计数。3) 计数器74LS192有两个计数脉冲输入端UCP和DCP,当UCP有脉冲输入时做加法计数，当DCP有脉冲输入时做减法计数。计数器74LS192是靠时钟脉冲来控制计数器

24、的加减计数，在八路数字抢答器中，计数器74LS192在定时电路中做减法计数。4) 计数器74LS192的引脚排列和逻辑符号如下图所示，图中：PL为置数输入端，UCP为减计数输入端，DCP为减计数输入端，UTC为非同步进位输出端，DTC为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0Q1Q2Q3为数据输出端。图13 74LS192引脚排列和逻辑符号图14 74LS192真值表CP为加计数时钟输入端，DCP为减计数时钟输入；LD为预置输入控制端，异步预置； CR为复位输入端，高电平有效，异步清除；CO为进位输出：1001状态后负脉冲输出； BO为借位输出：0000状态后

25、负脉冲输出端。图15 74LS129时序图3.2.5 555定时器 1) 555定时器是一种广泛应用的中规模集成电路，根据其内部组成的不同，可分为双极型（如NE555）和CMOS型（C755）两类。两种类型的定时器各有所长。双极型定时器具有较大的驱动能力，其输出电流可达200mA,可直接驱动发光二极管、扬声器、继电器等负载而CMOS型定时器的输入阻抗高、功率低。故在抢答电路中选用NE555定时器。图16 555定时器内部结构 它含有两个电压比较器，一个基本RS触发器，一个放电开关T，比较器的参考电压由 三只5K的电阻器构成分压，它们分别使高电平比较器C1同相比较端和低电平比较器C2的反相输入端

26、的参考电平为2/3Vcc和1/3Vcc 。C1和C2的输出端控制RS触发器状态和放电管开关状态。当输入信号输入并超过2/3Vcc 时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于1/3Vcc 时，触发器置位，555的3脚输出高电 平，同时放电，开关管截止。 D是复位端，当其为0时，555输出低电平。平时该端开路或接Vcc。 Vco是控制电压端（5脚），平时输出2/3Vcc 作为比较器A1的参考电平，当5脚外接一个 输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01uF的电容器到地，起滤波作用，以消除

27、外来的干扰，以确保参考电平的稳定。 T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路。 555电路的引脚功能：图17 555定时器功能表3.3各模块设计方案及原理说明3.3.1抢答电路 图18抢答电路仿真 此部分电路主要完成的功能是实现8路选手抢答并进行锁存，同时有相应发光二极管点亮和数码显示。使用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S 置于清除端时，RS 触发器的 R、S

28、 端均为0，4 个触发器输出置0，使74LS148 的优先编码工作标志端 0，使之处于工作状态。当开关S 置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148 的输出经RS 锁存后，CTR=1,RBO =1, 七段显示电路74LS48 处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR 1，使74LS148 优先编码工作标志端，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148 的 此时由于仍为CTR1，使优先编码工作标志端1， 5 所以74LS148 仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。

29、只要有一组选手先按下抢答器，就会将编码器锁死，不再对其他组进行编码。通过74LS48译码器使抢答组别数字显示0-7。如有再次抢答需由主持人将S 开关重新置“清除”然后再进行下一轮抢答。3.3.2倒计时电路图19倒计时仿真电路该部分主要由555 定时器秒脉冲产生电路、十进制同步加减计数器74LS192 减法计数电路、74LS48 译码电路和 2 个 7 段数码管即相关电路组成。完成的功能是当主持人按下开始抢答按钮后，进行30s倒计时，到0s时倒计时指示灯亮。当有人抢答时，计时停止。两块74LS192 实现减法计数，通过译码电路 74LS48 显示到数码管上，其时钟信号由时钟产生电路提供。74LS

30、192 的预置数控制端实现预置数30s，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。3.3.3蜂鸣器报警电路B端A端图20蜂鸣器报警电路仿真 当主持人按下竞答开始键报警模块会报警一次，当抢答选手按下抢答键报警模块也会报警一次。 具体原理： 当裁判处在“清除状态”时，A端处于一个高电平端，Q2三极管处于导通状态，Q1三极管处于截止状态，使蜂鸣器不能工作，极性电容C3开始充电，之后极性电容

31、C3两端具有一定的电压；当裁判将开关扳到“可以抢答”时，A端变成低电平，Q2三极管处于截止状态，Q1三极管导通，极性电容C3开始对负载蜂鸣器放点，蜂鸣器开始工作，当电容放点完成后，蜂鸣器结束工作。蜂鸣器在当主持人按下竞答按键后，只响一次。 当选手没有抢答时，B端处于一个高电平端，Q3三极管处于导通状态，Q1三极管处于截止状态，使蜂鸣器不能工作，极性电容C4开始充电，之后极性电容C4两端具有一定的电压；当裁判将开关扳到“可以抢答”时，B端变成低电平，Q3三极管处于截止状态，Q4三极管导通，极性电容C4开始对负载蜂鸣器放点，蜂鸣器开始工作，当电容放点完成后，蜂鸣器结束工作。蜂鸣器在当主持人按下竞答

32、按键后，只响一次。4电路仿真4.1抢答电路仿真图21抢答电路仿真当第6路抢答器抢答后的显示，同时发光二极管指示灯发光，同时蜂鸣器会响起。这时的B端的电势变化图为：图22当主持人按下竞答开始键和当抢答选手按下抢答键时，A端和B端的电压变化图23计时器仿真电路5实验结果分析 1,当裁判把开关处于“清除”状态时，选手抢答，不会有任何反应。但是计时器可以在这个状态下进行时间的设定，时间设定为“00”到“99”，时间设定好，指示灯会亮。 2，当裁判把开关处于“抢答”状态时会有报警器进行提醒，选手可以进行抢答，若有选手抢答成功后，显示器显示选手的代表号码，并会有报警提示，这时计时器停止计时。若选手没在设定

33、时间内抢答，计时器指示灯灭，选手不能再抢答。实物：图24 抢答器实物图25计时器电路实物图6收获、体会和建议通过研究并在设计后发现，采用数字电路技术设计的抢答器与目前常用的抢答器相比，首先，电路连接简单，因为大多数功能单元都能通过数字电路完成，第二，工作性能可靠，抗千扰能力优于目前抢答器。所以本研究是一个实用的工程设计，具有创新性。抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手号码。现在大多数抢答器均使用单片机或数字集成电路，并增加了许多新功能，如选手号码显示、抢

34、按前或抢按后的计时、选手得分显示等功能。抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器有的电路较复杂不便于制作,可靠性低，实现起来很困难；有的则用一些专用的集成块 ,而专用集成块的购买又很困难。而我所设计的多功能抢答器简易逻辑数字抢答器具有电路简单，元件普通 ,易于购买等优点,很好地解决了制作者制作困难和难于购买的问题。在国内外已经开始了普遍的应用。转眼间两周数字电子课程设计转眼就结束了，通过这次课程设计，我学会了许多课本上学不到的东西，同时也加强了我的动手、思考和解决问题的能力，受益匪浅。为了弄懂74LS系列芯片的功能，我从图书馆里借来了好几本书，同时也在

35、网上找了资料再到逻辑功能，经过一番努力终于解决啦，还有其它的芯片的功能也要慢慢的去琢磨。而在课程设计过程中，我觉得是对课本知识的巩固和加强，由于课本上的知识太多，同时平时课间又没有好好的运用额理解个个元件的功能，而且考试的内容有限，所以在这次课程设计过程中，我们了解很多元件的功能，对其在电路中的使用有更多的认识。从前的学习过程过于浮浅，只是流于表面的理解，而现在要做课程设计，就不得不要求我们对所用到的知识有更深层次的理解。因为课程设计的内容比及书本中的理论知识而言，更接近于现实生活，而理论到实践的转化往往是一个艰难的过程，它犹如一只拦路虎，横更在我们的面前。但是我们毫不畏惧，因为我们相信我们能行。前几天的主要任务是设计和仿真出主体电路。虽