多通道数据采集卡FPGA设计模板

1、S-DAQ-CM32-FPGM 文档修改记录UpdateRecords版次Rev.No.修改摘要UpdateSummary生效日期EffectiveDate编制PreparedBy签名SignaturefpgAj能介绍S-DAQ-CM32统中FPG的主要功能是控制ADS1278并将采集的数据封装成512字节的数据包，存储于SRAMPo另外还需要相应Cortex-M3发送的控制命令,以及采样数据读取命令。详见下图：SpislaveMgntAtrig_inSys_clkSyncin_clkSyncout_clkSyncin_validDtrig_inDtrig_outrs nsSyncn sSta

2、rtJClockMgntPing_a18:0Ping_lbnPing_ubnPing_a18:0Ch4d(1:0Ch6d31:0 Ch7d(1:0Sram_din7:0 Sram_cen Sram_oenSram_wenbuffull；1:0 Ch8d(1:0Ch5dSram_a19:0Sram_dout7:0 mode modes；1:0 Ch3d31:0.Ping_d15:0 aPing_cenPing_oen_ _ Ping_wen_Ping_lbn .Ping_ubnPing_d15:0Ping_cen -Ping_oenPing_wenbufwclk Ch1d31:0 Ch2dChx

3、dv7:0 Chxdc t7:0clADCMgntADDRDYn ADDOUT ADCLKADSCLK |ADSYNCn如上图所示，FPGAJ部如要完成下属功能:SPI Slave Management: Spi_slave_MgntB、Clock Management : Clock_MgntC、Buffer Management : Buf_MgntADC Management : ADC_Mgnt1 Sram_dout与Sram_din两个箭头方向换了一下，方便程序阅读;2 SPI_slave_Mgnt 与Clock_Mgnt之间增加 datarate_choose2:1,方向从SPI_

4、Slave_Mgnt 到 Clock_Mgnt。fpgAj能实现SPISlaveManagementCortex-M3设置为SPIMaster模式，FPG座现SPISlave的功能可以完成寄存器、SRAM!访问SPISlave可以完成寄存器、SRAM!访问Registers:64*16BitsSRAM1024K-Byte2KPage*512BytePerPage四线模式：/SEL,SCLKSI,SO时序：TheSPISlaveDeviceisaccessedviatheSIpin,withdatabeingclockedintherisingedgeoftheSCLK.The/SELpinmu

5、stbelowfortheentireoperation.Table1-1containsalistofpossibleinstructionbytesandformatfordeviceoperation.Allinstructions,addressesanddataaretransferredMSBfirst,LSBlast.Table1-176543210AccessModeAccessType1二0RegisterAddress5.0AccessRegisterReadAccess11WriteAccess0100A19A18A17A16SRAMByteOperationReadAc

6、cess01101A19A18A17A16WriteAccess0010A19A18A17A16SRAMPAGEOperationReadAccess0二011A19A18A17A16WriteAccess0000A19A18A17A16SRAMSequentialOperationReadAccess0001A19A18A17A16WriteAccessNote:A19=0,PingSramAccess;A19=1,PongSramAccessModesofRegisterOperationThereare6416-BitsGeneralpurposeregisterswhichcanber

7、ead/writtenviathespiinterfaceandoneread-onlyByteregister-SPIS_ST(SPISlaveStatus)Table2-1NameADDRWidthDescriptionSPIS_STN8SPISlaveStatusREG00x00161命令类型datarate_choose4:2mode1sStart0REG10x0116设备序列号REG20x0216同步REG30x0316REG40x0416第五通道的米样速率REG50x0516第六通道的米样速率REG60x061161第七通道的米样速率REG70x0716第八通道的米样速率REG80

8、x0816第一通道的增益设置REG90x09161第二通道的增益设置REG100x0AP161第三通道的增益设置REG110x0B16第四通道的增益设置REG120x0C16第五通道的增益设置REG130x0D16第六通道的增益设置REG140x0E16第七通道的增益设置REG150x0F16第八通道的增益设置REG160x10P16TBDREG170x1116TBDREG180x12r161TBDREG190x13P161TBDREG200x1416TBDREG210x1516TBDREG220x1616TBDREG230x1716TBDREG240x18r161TBDREG250x19P1

9、61TBDREG260x1A16TBDREG270x1Br161TBDREG280x1CP161TBDREG290x1D16TBDREG300x1E16TBDREG310x1FP161TBDREG320x2016TBDREG330x21r16TBDREG340x22P161TBDREG350x2316TBDREG360x2416TBDREG370x25r161TBDREG380x2616TBDREG390x2716TBDREG400x2816TBDREG410x2916TBDREG420x2A16TBDREG430x2B16TBDREG440x2C16TBDREG450x2D16TBDREG4

10、60x2E16TBDREG470x2F16TBDREG480x3016TBDREG490x3116TBDREG500x3216TBDREG510x3316TBDREG520x3416TBDREG530x3516TBDREG540x3616TBDREG550x3716TBDREG560x3816TBDREG570x3916TBDREG580x3A16TBDREG590x3B16TBDREG600x3C16TBDREG610x3D16TBDREG620x3E16TBDREG630x3F16TBDTable2-2SPIS_STRegisterNAMEADDR76543210SPIS_ST0x001R

11、egisterWriteAccessRegisterReadAccessModesofSRAMOperation512K*16bits,PingChip512K*16bits,PongChip2048Page,512BytesperPageAccessAddressRange:0x000000x3FFFF31302928272625242322212019181716NullSRAMAccessCommPageAddress1514131211109876543210PageAddressByteAddressSRAMByteWriteAccessThewriteoperationsareli

12、mitedtoonlyonebyte.TheCommandfollowedbythe16-bitaddressisclockedintothespislavedeviceandthedatafromthespislavedeviceistransformedonthenext8clocks.SRAMByteReadAccessTheReadoperationsarelimitedtoonlyonebyte.TheCommandfollowedbythe16-bitaddressisclockedintothespislavedeviceandthedatatothespislavedevice

13、istransformedonthenext8clocks.SRAMPageWriteAccessThewriteoperationsarelimitedtowithintheaddressedpage(theaddressisautomaticallyincrementedinternally).Ifthedatabeingwrittenreachesthepageboundary,thentheinternaladdresscounterwillincrementtothestartofthepage.csAsckwwimTL2 3 4 5 6 7 fl 9 ID 1121 22 23 2

14、4 25 26 27 28 29 30 31Slinstruction*ooo o/T o16-tit Address-Page X, Word Y-age X. Word Ycs323334353S373B39sckmrLrwin.mmnrLrwmnRrLnmRPage X, Word Y+1Page X Word 31Page Xh Word Q-SRAM Page Read AccessThe Read operations are limited to within the addressed page(the address is automatically incremented

15、internally).If the data being read reaches the page boundary ,then the internal address counter will increment to the start of the page.SCK0 I 2 3 4 5 6 7 8 9 10 1121 22 23 24 25 26 27 28 29 30 31juwmRTLrmnn .Instruction16-bit AddresssicsSI二不回知3国。啊page x, word YHigri impedancePage X, Word ¥*二Pa

16、ge X. Word ¥+1Page X. rd 3132 33 34 35 36 37 38 39sck _JinmoiTLrLTUvso-mzc晅一斑相®皿SRAMSequentialWriteAccess0 1 2 3 4 5 6 7 8 9 10 1121 22 23 24 25 26 27 28 29 30 31Sck _rLrmnjmnnmrLTLTLrwwmwL -Instnjction*- 16-bil Address»-| -*Data Byte 1*-isi 口口旷口。回回回国一32 33 34 35 36 37 38 39 40 41 42

17、43 44 45 46 47sck. _RnnmnrLrwwwuLTLEnnnnrLrLData Byte nDataByte2DataByte3si-茗空妈3®羽®巫回SRAMSequentialReadAccessSequentialoperationsallowstheenterarraytobewrittentoandreadfrom.Theinternaladdresscounterisautomaticallyincrementedandpageboundariesareignored.Whentheaddresscounterreachestheendofth

18、earray,theaddresscounterwillrollovertothe0x0000.1力我但01SO0 1 3 4 5 6 7 3 5 W n工段&乂霞星在狸建3ali5ck JumiVLJWLAjWi_ _(WUWWIWl .1S-M A4drM&'sckJWUWWUUWLTUWW1JWUUULSI广PageX.Wort31-|-PageX+1.Word0-i-x+i,Wo<d1sex_rwwuLn_rumRruumjwLruuiRrLTLa 31 q2 ?14P*&X+1BWorti31 - PageX+n. Word 1 -Page X*

19、n. Wort 31二二二二可ClockManagementClockManagemen的主要功能负责向ADCManagement!供合适的采样时钟，以及控制设备的工作模式（同步模式，异步模式）。Cortex-M3需要设定设备类型（主设备、从设备），设备工作模式（同步模式、异步模式），采样触发类型（数字触发采集、模拟触发采集），以及采样频率选取（提供1K、2Kdefault、4K、8K、16K、32K、64K、128KM选）。Clock_Mgnt模块先产生如下几种时钟信号作为输出给ADC_Mgnt块的clk信号：（默认ADS1278：作模式为High-Speed模式）采样频率为128KHz寸，

20、ADS127的工作时钟clk的频率为33.554432MHz采样频率为64KHz64KHz32KHz16KHz8KHz4KHz2KHz1KHZ寸，将33.554432MH分别2分频、4分频、8分频、16分频、32分频、64分频、128分频，产生ADS1278!要的工作时钟clk。ADS127的工作模式、工作时钟和采样频率的关系如下图所示：Table6.ClockInputOptionsMODESELECTIONMAXfCLK(MHz)CLKDIVfcLKATADATARATE(SPS)High-Speed32,7681256128,000High-Resolution27151252,734L

21、ow-Power27151252,7341350256Low-Speed2712r560105475.40512则，ADS1278High-Speed模式）在不同采样频率下的工作时钟频率如下表所示:f(CLK)f(DATA)128K128*1024*256=33.554432MHz64K33.554432MHz/2=16.777216MHz2分频32K33.554432MHz/4=8.388608MHz4分频16K33.554432MHz/8=4.194304MHz18分频8K33.554432MHz/16=2.097152MHz16分频4K33.554432MHz/32=1.048576MH

22、z：32分频2K33.554432MHz/64=524288Hzr64分频1K33.554432MHz/128=262144Hz128分频以上8种采样时钟信号都由系统时钟系统时钟（Sys_clk）产生，外界晶振20.48MHz,在FPGAJ部使用两个DCM1块产生33.554432MHz勺时钟。DCM120.48MHz*32/25=26.2144MHzDCM226.2144MHz*32/25=33.554432MHz其中，ADS127的最小工作时钟频率为fcLK=100kHz。（见ADS1278datasheet26/47页）ADS127的工作模式及最高采样频率关系如下图所示:Table7,M

23、odeSelectionMODE1:0MODESELECTIONMAXfamW00High-Speed128,00001HiglvResolirtion6273410Low-Power52,73411Low-Speed10,547(1)fcLK-27MHemax(32,768MHzmaxinHigh-Speedmode).当同步输入信号Syncin_valid有效时（Syncin_valid为高电平则同步有效），设备工作在同步模式，此时：如果此设备是主设备（mod劭高电平），则时钟模块选取相应采样频率的时钟信号作为clk输出给ADCMgnt同时输出此时钟信号给Syncout_clk,给下一级设

24、备；如果此设备是从设备，时钟模块的输出时钟clk为Syncin_clk,同时输出此时钟信号给Syncout_clk,给下一级设备。当同步输入信号Syncin_valid无效时（Syncin_valid为低电平则同步无效），设备工作在异步模式，此时，时钟模块选取相应采样频率的时钟信号作为clk输出给ADCMgnt模块。异步工作模式下，Syncout_clk输出跟clk的频率一样，方便测试。关于主机、从机、同步、异步及采样频率选择与ADS1278：作时钟clk的关系如下表所小：modeSyncin_validdatarate_chooseSyncout_clkclk1主设备1同步模式00033.5

25、54432MHz33.554432MHz128KSPS00116.777216MHz16.777216MHz64KSPS0108.388608MHz8.388608MHz32KSPS011：4.194304MHz4.194304MHzP16KSPS1002.097152MHz2.097152MHz8KSPS1011.048576MHz1.048576MHz4KSPS110524288Hz524288Hz2KSPS111262144Hz262144Hz1KSPS1主设备000033.554432MHz33.554432MHz128KSPS001：16.777216MHz16.777216MHz:

26、64KSPS0108.388608MHz8.388608MHz32KSPS0114.194304MHz4.194304MHz16KSPS1002.097152MHz2.097152MHz8KSPS1011.048576MHz1.048576MHz4KSPS110524288Hz524288Hz2KSPS111262144Hz262144HzMKSPS0从设备1同步模式Syncin_clk0从设备000033.554432MHz33.554432MHzM28KSPS00116.777216MHz16.777216MHz64KSPS0108.388608MHz8.388608MHz32KSPS01

27、14.194304MHz4.194304MHzM6KSPS1002.097152MHz2.097152MHz8KSPS1011.048576MHz1.048576MHz4KSPS110524288Hz524288Hz2KSPS111262144Hz262144Hz1KSPS默认ADS1278：作模式为High-Speed,采样速度为2KSPS数字触发采集关于数字触发采集和模式触发采集：当模拟触发输入信号(Atrig_in)为高电平时，采样触发类型为模拟触发采集，Atrig_in为低电平时，采样襁发采集为数字触发采集。数字扁发采集时，其输出触发信号Dtrig_out为Dtrig_in。如果是数字

28、触发采集，,如果是模拟触发采集，,(待研究BufferManagement缓存管理主要工作内容：首先BufferManagement需要完成的工作过程有以下几点：1将ADCMgn取过来的的数据，按照协议格式进行打包；2需要提供一个“输入数据流选择单元”和“输出数据流选择单元”，用来构建乒乓结构缓存；3要考虑SPI的传输速度是否能够满足乒乓缓存的操作速度；4要确定写ping和pong的正确顺序；缓存地址分配：512K*16bits,PingChip,1MByte2048Page,512BytesperPage(256WordsperPage)存储方式：1 .每存满一个包的数据(Chxdcnt=1

29、26)就进行一次乒乓操作，同时并通过buffull告诉SPIManagement取数据。2 .对于2K的采样速率，1秒钟需要2048个点，一个包能够存储126个点，需要2048/126=至少17个包。取第一种存储方式。一定要保证处理ping或pong中的数据时间要小于存满ping或pong中数据的I由于外部SRAM：宽为16BIT,所以内部ADC_d勺数据宽度也设置为了16BIT,注意SPI的位宽是8位，外置SRAMT高低字节写使能功能，可以满足系统要求。每个地址为1个16位字，2个字节，分为高，低字节，存储时按照数据包的偶数字节放在RAMfe址空间的高字节位，奇数字节放在RAMfc址空间的低

30、字节位，并且按照从数据包的包头到包尾的顺序排放，如表3-1所示。AddressHighLow0x00000Byte0Byte10x00001Byte2Byte30x00002Byte4Byte50x00003Byte6Byte7.表3-1Ping,pong分配第一种方案：给每个通道开辟一个256个包大小的空间，空间地址分布如下:CH10x000000X000FF:0x001000X001FF.0X0FF0010X0FFFF表3-2CH10x000000X0FFFFCH20x100000X1FFFFCH30x200000X2FFFFCH40x300000X3FFFFCH50x400000X4FF

31、FFCH60x500000X5FFFFCH70x600000X6FFFFCH80x700000X7FFFF表3-3对于ping:第N1道第Mt包的起始地址0x00000+0x10000*(N-1)+0x00100*(M-1)对于pong:第Nffi道第Mt包的起始地址0x80000+0x10000*(N-1)+0x00100*(M-1)Ping,pong分配第二种方案：（实际选择的方案）由于第一种方案浪费大量的RA邮间，故第二种方案只考虑存储8个通道，每个通道一个包的容量：512*8=4096Byte=2048Word;对于ping:CH10x000000X000FFCH20x001000x0

32、01FFCH30x002000x002FFCH40x003000x003FFCH50x004000x004FFCH60x005000x005FFCH70x006000x006FFCH80x007000x007FF第N1道数据的起始地址0x00004+0x00100*(N-1)对于ping:第Nffi道包的起始地址0x00000+0x00100*(N-1)第N1道数据第Chxdcnt条数据的高16位地址0x00004+0x00100*(N-1)+(Chxdcnt-1)*2第Nffi道数据的起始地址0x00004+0x00100*(N-1)第N1道数据第Chxdcnt条数据的低16位地址0x000

33、04+0x00100*(N-1)+(Chxdcnt-1)*2+1注意：以上地址表对应的是内部ADCS作SRAM1地址总线表，对于SPI操作SRA的地址总线，由于SPI操作SRA悔次是一个字节，故其实地址最高位需要向左移一位，最低位用来判断读取SRA唯一个地址的高字节位或低字节位。SPI主机发送的是20位经过左移一位后的地址。故实际地址表应该为如下表所示：CH10x000000X001FFCH20x002000X003FFCH30x004000x005FFCH40x006000x007FFCH50x008000x009FFCH60x00A000x00BFFCH70x00C000x00DFFCH8

34、0x00E000x00FFF对于pong:同上。从ADGManagemeri!取过来的数据，根据有效通道位，将有效通道的数据存在相应的位置。包号（PackageNum的计算：Ping或Pong每操作一次，包号寄存器累加一，即一个存储空间存满以后，包号加一。（需要一个16位寄存器来存储包号）有效数据长度（DataLenth）:根据Chxdcnt的值来确定有效数据长度DataLenth=Chxdcnt;设备序列号（DevicelD）:读取寄存器获取；ByteNO.意义说明0ChannelNum通道号1DataLenth有效数据长度2PackageNum包号（是否丢包）34DevicelD设备序列号

35、56Reserved保留（1联认值0x00）7Reserved保留（1联认值0x00）8Data09101112Data1131415ModeWECEOEI/OPINLB1/00-171/O0-1/O15VddCurrentNotSalactedXHXXXHigh-ZHigAZi$bi,OutputDisabledHLHXXHigh-ZHigh-ZlocXLXHHHigh-ZHigh-ZReadHLLLHDourHicih-ZGGHLLHLHigh-ZDoutHLLLLDoutDoutWriteLLLHDinHigh-ZIceLLHLHigh-ZDinLLLLDinDinSymbolParam

36、eterTestCanditionsMin.Max,UnitVOHOutputHIGHVollageVdd=Mm.Ion=-4.0mA2.4一VVOLOuIputLOWVoltageVdd-Min.Iol=8.0mA一0.4VVlHInputHIGHVoltage22Vdd+cl3VVilInputLOWVoltage,：1f30.8VluInputLeakageGND£VinVddCom-11PAInd.-55Auio.-10-10IlcOulputleakageGND<VguT<Vd&Com.-11UAOutiputsDisabledInd.-55Aula.-

37、1010READCYCLENO.(AddressControlled)(CE=庄=VilhUborLB=Vil)ADDRESSDourVHD瞄述:1根据CHxd启效判断数据是否来临，根据Chxdcnt判断采样点数是否满包；2定义一个包号统计寄存器，位宽16Bit,从1开始，计到65535,计满后自动消3停止采集的判断：根据CHxcn球判断，当CHxcnt="11111111”时，停止采集，这时进行包处理；4根据Chxdcnt来判断ping或pong是否存满，当Chxdcnt=126时，通过bufull通知Spi_slave_Mgnt,Ping或Pong已经存满，并且Package_N

38、oE力口1。5输入数据流选择单元的判断依据：根据PackageNumU断，当PackageNum=奇数时，选择ping,当PackageNumh禺数时选择pongSPI操作PongU试方式：(2010-11-23)1单字节读写操作2同一地址的高低两字节的读写操作3不同地址的高或低字节的读写操作乒乓操作应用于数据流控制“乒乓操作”是一个常用的数据流控制处理技巧。典型的乒乓操作结构如上图所示。乒乓操作的处理主要是把输入数据流通过”输入数据选择单元”等时地分配到数据缓冲区SRAM和SRAh2中。即在第一场时间将输入的数据流缓存到SRAM1；在第二场时间内通过"输入数据选择单元”进行切换，并

39、将输入的数据流缓存到SRAM2与此同时，还要将SRAM的数据通过"输出数据选择单元"的选择，送到"数据流运算处理模块”进行运算处理。之后，冉在第三个缓冲周期通过”输入数据选择单元"的再次切换，将输入的数据流缓存到SRAM,与此同时，再一次将SRAh2的数据通过"输出数据选择单元"的切换,送到"数据流运算处理模块"进行运算处理。如此循环，周而复始。乒乓操作的最大特点是通过"输入数据选择单元"和"输出数据选择单元”，按节拍、相互配合地切换，来将经过缓冲的数据流不停地送到"图像数据

40、处理模块"进行运算及处理。如把乒乓操作模块当作一个整体，此模块两端的输入数据流与输出数据流均是连续不断的，没有任何停顿，因此，非常适合进行流水线式处理，以完成数据的无缝缓冲处理ADDRDYnADDOUTADCLKADSCLKADSYNCn数据切换单元：SPI_Slave_Mgnt与Buf_Mgnt之间的地址总线：Sram_a0作为读取乒乓缓存中数据高低8位的判断，当Sram_a0=0时，读写高8位数据，Sram_a0=1,读写低8位数据；Sram_a19:11（接接入缓存地址总线；对于SPI操作SRAM1地址总线,由于SPI操作SRAM1次是一个字节,故地址需要向左移一位，最低位用来

41、判断读取SRA腺一个地址的高字节位或低字节位。ADCManagement为ads1278s供采样时钟以及SPI时钟信号，同步采样信号，并将ads1278采到的数据扩展到32位（高位补零），然后交给BufferManagement处理。Bufwclk:为BufferManagement提供时钟。Chxdv7:0:告诉BufferManagement哪个通道数据有效。Chxdcnt:统计数据个数，三.ADS1278工作模式选择：ADS1278T四种工作模式：暂时选择高分辨率模式（默认）；高分辨率模式最高采样速率52Kbps,MODE1:0=01，工作在最高采样速率下FPGA!要提供给ADS127的

42、时钟最高为27MHz需要STM32lCLKDIg为1。高分辨率模式下每次数据转换需要512个fclk周期，所以设置2048Hz勺数据更新速率，需要fclk=512*2048=1048.576KHz的时钟输入。Table2,ModulatorFrequencyfortheDifferentModeandFormatSettingsMODEINTERFACEFORMATfMODHigh-SpeedSPIorFrame-SyncfcLK/4High-ResolutionSPI匕1_心Frame-Sync匕LK，4orfcLK2Low-PowerSPIfCLK/8Frams-SyncfCLK，8orf

43、cLK/4Table3.ClockRatiosforSPIFormatMODESELECTIONTVPlCALfcLrt(IVIHZ)-CORRESPOMDINGDATARATE<SPSHighi-SpMd翻27t105朗自High-Resolulion51227t52,734Low-Power51227-52,734PWDNx至少保持两个CLK3期低电平，才能够让该通道进入掉电模式，由STM3始制；S-DAQ-CM32-FPGA 乙档四.数据传输接口选择：SPI方式：数据输出方式：FORMAT2:0=001;DRD为输出；在SPI方式，该引脚输出低电平表示数据已经准备好被取出，而且重新

44、回到高电平在随后的一个fsclk周期的下降沿。如果数据没有被取出（当fsclk一直保持低电平的时候），DRDY在下一个新数据转换完成后重新回到低电平，所以数据必须在这段时间内取出，否则当前未取出的数据会被下一个数据覆盖。为了获得最佳的性能：Fsclk/Fclk=1,1/2,1/4,1/8;实际先选取1。注意：这里有个矛盾，在文档的第30页，关于SPI的DRD的信号说明中“ItgoeslowwhendataarereadyforretrievalandthenreturnshighonthefallingedgeofthefirstsubsequentSCLK.”这句话说明是在DRD变低后，在第

45、一个sclk时钟周期的下降沿，DRDY回高电平。但是在文档的第8页关于SPI时序的说明中，tDS的时间最短是1个sclk周期，意思就是当sclk:clk=1:1时，DRDY要在第二个sclk的下降沿才能变成高电平。第30页的这句话“NotethatonefCLKisrequiredafterthefallingedgeofDRDYuntilthefirstrisingedgeofSCLK.”说明DRDYI在第二个sclk的下降沿才能变成高电平，这时读取的MSB应该在第二个sclk的上升沿。经过测试确实DRDY在第二个sclk的下降沿才能变成高电平。结论：当sclk:clk=1:1时，DRDY在

46、第二个sclk的下降沿才能变成高电平，而且第二个sclk±升沿开始读第一个有效位（bit23）。S-DAQ-CM32-FPGM 文档SCiLKD0UT1DS1274：ID0UT1：ADS127&：|DRDY 斜PI)FSYNC IFrame-Sync)Figure 78. TDM Mode, Fixed'Position Data (Channels 1 and 3 Shown Powered Down)数据固定位置输出方式Table13,DataOutputFormatFORMAT®。INTERFACEPROTOCOLDOUTMODEDATAPOSITIO

47、N000SPITDMDynamic001SRITDMFixed010SPIDiscrete011Frame-SyncTDMDynamic100Frame-SyncTDMFixed101Frame-SyncDiscrete=110ModulatorMode=时间特性：SPI的格式CLKDRDYSCLK口 OUTDIN-HMM M tcpwJMWw W J-SYMBOLPARAMETERMINTYPMAXUNITtcLKCLKperiod(1/fcuK)(113710tOT0nskmCLKposiiivaornegativepulsewidth15nskoNVCoriiversiDnperiod(

48、1年前禹严25625CO上LKFallingedgeofCLKtofallingedgeofDF1OY22msRllrngedgeolDRDYIo口5ngedgeofFirslSCLKtoreprievedata1ku(如SBPD口RDY(ailinge睡toDCKJTMSBvalid(propagationdelay)16nst泄FBlIingedgeofSCLKtorisingedgeofDRDY18msKclk"1SCLKpenod11CLKSCLKpositiveornegativepulsewidth0.4IfcLK小响SCLK佰li吗edgelonewDOUTinvali

49、d(howtirne)10nsSCLK/lli间edgelonewDOUTMid(pro附第hendelay)32nsk)*31NewDINvalidtofallingedgeofSCLK(setup(jme)6附tDWOldDINvalidtofailingMg电ofSCLK(hwKltime6ns在SCLK勺上升沿ads1278等Bitx读取五.同步ads1278可以通过将SYNCT脚拉低然后再置高来同步各通道。当该管脚被置低，转换过程将会停止，内部数字滤波器的计数器将被重启，当该引脚被重新置高，转换过程将重启。fCLK一kcsur.sySc心M11DADYFigure73.SynchronizationTinning(SPIProtocol)Table10.SPIProtocolSYMBOLDESCRIPTIONMINTYPMAXUNITStcswCLKtoSYNCholdlim10rt号tscsuSYNClaCLK&sluptime5nstsYNSynclnrwiizrpulsawidlhICLKperiodsTimefarnowdatainbaready129CDnv&nsians(l/foTA)六.FPG卷制流程1