基于路径成组分离策略的低功耗FIR 设计

1、基于路径成组分离策略的低功耗fir 设计随着移动及便携式设备的普及和芯片频率的不断提高，功耗成为设计中必需考虑的重要因素。近来，设计工具已经逐步支持多设计，因而，使得对适合多电压实现的数字信号处理部件的算法改进、体系结构、以及规律电路等的讨论成为进一步降低功耗的关键问题。通常电路都工作于相同的电压，多电压技术是划分出不同的电压区，进而采纳不同供电电压以降低功耗。以往的讨论大多是根据系统中各个部件不同的频率或性能来划分不同电压区。而高性能数字信号处理设计中无数状况都是数据通路上的大量计算，工作频率基本都是全都的，因此本文针对这种状况寻求适合多电压设计的电压分区计划。在单一频率的电路层划分出不同的

2、供电电压区，意味着把对应于不同时光约束的路径，确定为不同的电压需求，根据布局状况举行电压区的划分。由此可知，当长短路径规章的归属在不同的模块时，则易于用多电压技术实现，但大多数状况是长短路径交织在一起，很难按长短路径分组划分不同电压区。本文提出的办法使得电路层错综在一起的路径根据其不同的时光延迟规章的分别开，关键路径和各种不同延迟的非关键路径对应为不同的模块，针对不同的路径长度实行不同的供电电压。通过剩余数办法将一个乘法运算化简为几个十分容易的乘法或加法，并将根据不同的路径延迟划分几个互相自立的模块，使之适合采纳不同的供电电压，从而降低功耗。2 路径成组分别分析假设在综合后的电路网表中，有n

3、种不同长度等级的路径，分离采纳n 种不同的供电电压。那么在需要多电压供电的电路的布局布线图中，将需要用不同电压供电的单元集（即不同长度的路径）记作ui ，i=1,2,ln，i表示共需n种不同的电压。在标准单元设计的电路级，电压供电区是规章的方框区，因此用方框将需要某种电压的单元区框起，每一个方框内的全部单元组成一个单元的集合，记作sj ，j=1,2,ln。对于用vi 供电的单元ui ，可以用比vi 高的电压vj vi 供电，不影响性能，但不能用小于vi 的电压供电。因为 工具自动布局的作用，不同的路径被随机的分布在版图上，不同路径上的单元也是无逻辑的分布，也就是说所需不同电压的单元是不规章分布

4、的，因此根据上述划分集合的办法对布局图中的单元举行划分后，每个集合中将存在不同供电电压的元素，即：通过以上分析，假如能够把囫囵电路根据不同的路径长度成组分别为不同的区域，则采纳多电压实现的代价最小。下一节将以剩余数系统为例具体介绍路径成组分别的多电压实现。并在后面给出面积与功耗的优化结果分析。3 剩余数办法与常用的滤波器的结构略有不同，用剩余数办法实现fir filter 的结构1，该办法需要先将正常的输入转换为一组（设组内元素个数为i）余数表示，然后是i 个自立的fir，最后将这一组自立的fir 的计算结果再转换为正常的输出。图1 (a) 传统fir 结构(b) 剩余数办法fir 结构用剩余

5、数表示来实现fir filter ，其功能上是等效的，但是其增强了正常模式和剩余表示之间的转换，同时因为采纳余数的模乘和模加，大量节省了滤波器的乘累加资源。因此，在整体实现上，是否能节省面积和功耗将主要打算于转换部件的开销。3.1 挑选合适的一组模对于硬件电路实现，从运算容易的角度动身来挑选一组模，固然最好是2n ，第二是形如2n 1，所以模组可以取为：彼此互素的一组数mi = 2 p1 1,2 p2 1,l2q 。3.2 正常模式到剩余表示的转换正常表示到剩余表示的转换实际就是取模运算，对于上面选定的一组模，取模运算有以下三种：3.3 剩余表示到正常表示的转换假如根据中国剩余定理，这一步的计

6、算将十分复杂。由6可将本来中国剩余定理算法中复杂的乘法、mod 运算都化简，剩下的惟独查表、加法和移位操作。对于二进制补码表示的有符号数，可采纳6提出的将负数转换到正数去做的办法。3.4 模乘的实现n 和w 之间的转换可以通过查表实现，对n=0 的状况在外面推断，即n=0 时结果为0。3.5 多电压分区从体系结构可以看到，rns 办法将滤波器的结构划分为3 部分，2 中图2 多电压分区图其中中间部分有i 条互相自立的路径（i 的值为所选定的一组模的数量），每条路径因为其模乘运算的复杂度不同而导致电路级的路径时延也大不相同。明显，模乘运算最复杂的一条路径将成为中间部分关键路径，因此可以把时延显然

7、较小的路径i 的fir filter 模块采纳低电压实现。4 功耗与面积分析以12bits 输入，8bits 系数为例。按照前面选模的办法选取modulo sets = 3, 5, 7, 17, 31, 32； converter2采纳流水线复用技术实现，共需要7个表、1个加和一些dff的资源。下面先看一下在tsmc0.25工艺时单一电压状况下不同的模mi 路径的时延信息，如下表：因为模3、5、31、32 路径上的单个tap 的时延都小于3.6ns ，相当于富余了40的时序约束（6-3.6=2.4ns ），我们就可以通过在这些十分富余的路径上降低供电电压来降低功耗。在双电压设计下，将供电电压从2.5v 降到2.0v，功耗大约是4.5+0.25*n 。在同样的工艺下实现传统fir， 得到功耗面积与抽头数的关系为：设抽头数为n当抽头数为16 时，采纳此双电压办法可节约2030的功耗。5 结论长短路径成组分别办法是指把路径长度分成不同的级别，每一个级别结合时序约束确定不同的电压，这样就把本来都按最长路径规定的单一电压电路转换为多电压电路。分析了以往多电压讨论中电压分区的原则，而高性能数字信