数电课后习题及答案

1、题 1.1 完成下面的数值转换：(1) 将二进制数转换成等效的十进制数、八进制数、十六进制数。 ( 0011101)2 ( 11011.110) 2( 110110111) 2解： ( 0011101) 2 =1 24+ 123+ 122+ 1 20=(29) 10 (0011101)2 =(0 011 101) 2= (35)8 (0011101)2 =(0001 1101)2= (1D) 16 (27.75)10，(33.6)8， (1B.C)16； (439)10，(667)8，(1B7)16；(2) 将十进制数转换成等效的二进制数 (小数点后取 4位)、八进制数及十六进制数。 ( 89

2、) 10 ( 1800) 10 ( 23.45)10解得到： (1011001)2 ，(131)8 ，(59)16； (11100001000) 2，(3410) 8， (708) 16 (10111.0111) 2，(27.31) 8，(17.7) 16；(3) 求出下列各式的值。( 54.2)16 =() 10 ( 127)8 =() 16 ( 3AB6 )16 =() 4 解 (84.125)10； (57)16； (3222312)4； 题1.2 写出 5位自然二进制码和格雷码。题 1.3 用余 3 码表示下列各数( 8)10(7)10( 3)10 解( 1)1011；( 2)1010

3、；( 3)0110题 1.4 直接写出下面函数的对偶函数和反函数。Y AB C D E CY AB (A C)(C DE)Y A (B C (D E)Y (A B C)ABC 解(1) YD (A B)C D)E C，Y (A B)C D )E C(2) YD (A B)(A C C(D E)，Y (A B)(AC C(D E )(3) YD A(BC (DE)，Y A(BC(D E)(4) YD ABC A B C，Y A BC A B C题 1.5 证明下面的恒等式相等(AB C)B ABC ABC ABCAB B AB A BBC AD (A B)(B D)(A C)(C D) (A C

4、 )(B D)(B D) AB BC1、(AB+C)B=AB+BC=AB ( C+C)+ ( A+A)BC =ABC +ABC+ ABC + ABC= ABC+ABC+ ABC 2、AB+B+AB=A+B+AB=A+B+B=A+B3、左 =BC+AD ， 对偶式为 (B+C)(A+D)=AB+AC+BD+CD 右=(A+B)(B+D) (A+C)(C+D) ，对偶式为： AB+AC+BD+CD 对偶式相等，推得左 =右。4、(A+C)(B+D)(B+D)= (A+C)(B+BD+BD)= (A+C)B=AB+BCY 的值为 1。题 1.7 在下列各个逻辑函数中，当变量 A、B、C 为哪些取值组

5、合时，Y AB BC ACY AB A BC AB ABCY AB ABC AB ABCY AB BC (A B)Y=AB+BC+AC= AB(C+C)+BC (A+A)+AC(B+B)=m7+m6+m1+m3 使以上四个最小项为 1 时， Y 为 1. 即： 111； 110； 011； 001(2) 000,001,011,100(3) 100,101,000,011,010,111(4) 110,111,010 题 1.8 列出下面各函数的真值表Y1=AB BC AC Y2 AB BC ACY1=ABC AB CY2 AB BC A C题 1.9 在举重比赛中，有甲、乙、丙三名裁判，其中

6、甲为主裁判，乙、丙为副裁判，当主 裁判和一名以上 （包括一名）副裁判认为运动员上举合格后， 才可发出合格信号。 列出该函 数的真值表。设 A 为主裁判，真值表如下表所示。题 1.10 一个对 4 逻辑变量进行判断的逻辑电路。 当 4变量中有奇数个 1 出现时，输出为 1； 其他情况，输出为 0。列出该电路的真值表，写出函数式。Y ABCD ABCD ABCD ABCD ABCD ABCD ABC D ABCD题 1.11 已知逻辑函数真值表如右表所示，写出对应的函数表达式。将 Y 为 1对应的最小项相加，就可以得到函数式。Y=m1+m2+m4+m5+m7=ABC+ ABC+ ABC+ ABC+

7、 ABC同理可以得到题 1.12 的函数式：Y= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD题 1.13 写出如下图所示的各逻辑图对应的逻辑函数式。Y1 (AB ) (A B) A BY2 (A B) (BC ) ABC题 1.14 写出如下图所示的各逻辑图对应的逻辑函数式。Y1=(A+B) C) +(CD) Y2=(AB)E+(BCD)E) 题 1.15 利用公式法将下列各函数化为最简与或式。(1) Y=ABC+A+B+C=BC+A+B+C = C+A+B+C =1(2) Y=(ABC) +(AB) =A+B+C+A+B =1(3) Y=ABCD+ABD+

8、ACD =AD(BC+B+C) =AD(4) Y=AB (ACD+(AD+BC) ) (A+B) = AB (ACD+(AD+BC) ) (AB) =0(5) Y=AC (CD+AB) +BC(B+AD) +CE) = BC(B+AD) (CE) =ABCDE(6) Y=AC +ACD+ABEF +B(D+E)+BCDE+BCDE+ABEF= AC +AD+ABEF +B(D+E)+BC (D+E)+ABEF= AC+AD+B(D+E) +AE (B F)题 1.16 写出下图中各逻辑图的逻辑函数式，并化简为最简与或式。(a) Y=(ABC) (BC) ) =ABC+BC(b) Y=(A+B)

9、 +(A+B) +(B+C) ) = (A+B)(A+B)(B+C)=(AB+AB) (B+C)=AB+ABC(c) Y1=(AB) (ADC) ) =AB+ ADCY2=(AB) (ADC) (ACD)(ACD)=AB+ ADC+ACD+ACD= AB+ ADC+ACD+ACD(d) Y1=(AB) +(A+B)C) ) =AB+ +(A+B)C=AB+BC+ACY2=(A+B)+C=BC+AC题 1.17 将下列各函数式化为最小项之和的形式。Y=ABC+AC+BC =ABC+A(B+B)C+(A+A)BC = ABC+ABC+ABC+ ABCY=AB+(BC)(C+D) ) =AB+B+C

10、+D=B+C+D =m(0,1,2,4,5,6,7,8,9,10,12,13,14,15)Y=ABCD+BCD+AD= m(1,3,5,7,9,15)Y=(A+B)(C+D) =AB+CD =m(0,1,2,3,4,7,8,11,12,13,14,15)题 2-1 三极管的开关特性指的是什么？什么是三极管的开通时间和关断时间？若希望提 高三极管的开关速度，应采取哪些措施？ 解：三极管在快速变化的脉冲信号的作用下，其状态在截止与饱和导通之间转换，三极管 输出信号随输入信号变化的动态过程称开关特性。开通时间是指三极管由反向截止转为正向导通所需时间，即开启时间 (是三极管发射 结由宽变窄及基区建立电

11、荷所需时间) 关断时间是指三极管由正向导通转为反向截止所需的时间，即关闭时间(主要是清除三极管内存储电荷的时间) 三级管的开启时间和关闭时间总称为三极管的开关时间，提高开关速度就是减小开关时间。因为有t ttoff tonts tf的大小是决定三极管开关时间的主要参数。所以为提高开关速度通常要减轻三极管饱和深度题 2-2 试写出三极管的饱和条件，并说明对于题图 2-62 的电路，下列方法中，哪些能使 未达到饱和的三极管饱和 .iB 6 VBE解： 三极管的饱和判断条件为iB IBSRbCRb所以，能使未达到饱和的三极管饱和的方法：题 2-3 电路如图 2-63 所示，其三极管为硅管， =20

12、，试求 小于何值时，三极管 T 截止；大于何值时，三极管 T 饱和；题 2-5 为什么说 TTL 反相器的输入端在以下 4 种接法下都属于逻辑 0？ (1)输入端接地。(2) 输入端接低于 0.8V 的电源。(3)输入端接同类门的输出低电压 0.2V 。(4) 输入端接 200解：( 2)因为 TTL 反相器 VIL(max)=0.8V ,相当于输入低电平。( 4)因为 TTL 反相器接的输入端负载题 2-6 为什么说 TTL 反相器的输入端在以下 4 种接法下都属于逻辑 1？(1)输入端悬空。(2) 输入端接高于 2V 的电源。(3)输入端接同类门的输出高电压 3.6V 。(4) 输入端接

13、10k 的电阻到地。(1) 如果输入端 A 悬空，由下图 TTL 反相器电路可见，反相器各点的电位将和 A 端接高电 平的情况相同，输出也为低电平。所以说 TTL 反相器的输入端悬空相当于接高电平。( 2)因为 TTL 反相器 VIH min =2.0V 输入端接高于 2V 的电源相当于输入高电平。 (此时 反相器输出低电平)( 4)因为 TTL 反相器接的输入端负载 ，则 TTL 反相器输出低电平。所以输入端接的 电 阻到地相当于接高电平。题 2-7 指出图 2-65 中各门电路的输出是什么状态(高电平、低电平或高阻态) 。已知这些 门电路都是 74 系列的 TTL 电路。解：根据 TTL

14、反相器电路输入端负载特性：关门电阻 开门电阻同时考虑图中各逻辑门的 功能特点 :题 2-8 说明图 2-66 中各门电路的输出是高电平还是低电平。已知它们都是 74HC 系列的 CMOS 电路。解：根据 CMOS 门在输入正常工作电压 0VDD 时，输入端的电流为 “0”的特点，则接输入 端电阻时，电阻两端几乎没有压降值。答案如下：题 2-9 用 OC 门实现逻辑函数 Y (AB) (BC ) D 画出逻辑电路图。Y题 2-10 分析题图 2-67 所示电路，求输入2.11 在题图 2-68 所示的 TTL 门电路中， 如有错误请改正。S1 、S0 各种取值下的输出 Y，填入 要实现下列规定的

15、逻辑功能时， 其连接有无错误？Y1 (AB) (CD)(a)Y2 (AB)Y3 (AB C)(b)(c)( )aABCD解：原图都有错误： （ a）图的普通 TTL门不可输出端 “线与 ”连接，TTL 门只有 OC 门可输出端线与连接； （ b）图应把接 VCC 处改为接逻辑 “0”，才能实现； （ c）图原来不能实现；原图需作如下修改： 题 2-15 试说明在下列情况下，用万用表测量图 2-71中的端得到的电压各为多少：3）4）5）0.2V）； 接高电平（ 3.2V ）； 经 51 电阻接地； 经 10k 电阻接地。图中的与非门为 74 系列的 TTL 电路，万用表使用 5V 量程，内阻为

16、20 k/V 解：根据 TTL 门电路输入端负载特性和 TTL 与非门的逻辑功能解题。（ 1） 悬空时：图 2-71 的等效电路如图 （a）所示， 悬空的端连接的发射结不导通，只有 端的发射结导通，总电路等同一个反相器。万用表相当一个 20k 以上的大电阻接在 和地之间。因为 20k （ 2.0k ），根据反相器输入端负载特性，则=1.4V。2） 接低电平（ 0.2V ）时：连接端的发射结导通， VB1 被箝位在 0.9V,此时接端的发射结也导通，发射结压降 0.7V ，因此=0.2V 。（3）接高电平（ 3.2V ）：情况同（ 1），则=1.4V 。（4）经 51 电阻接地：图 2-71 的

17、等效电路如图（b）所示 ,由图可由下式求得的电压值：求得=0.05V,则=0.05V（5） 经 10k 电阻接地：则 =1.4V （此时 也为 1.4V ，只是 10k 电阻上和 20k 电阻上各自的电流值不同） 。题 2-16 若将图 2-71 中的门电路改为 CMOS 与非门，试说明当为题 2-15 给出的五种状态 时测得 的各等于多少 ?解：因为 CMOS 门在输入工作电压（ 0VDD ）时，输入端电流为 0，所以万用表的等效内 阻（ 20K ）压降为 0，则给出的五种状态时测得的均为 0V。A B CY0 0 000 0 100 1 000 1 111 0 001 0 111 1 01

18、1 1 11Y 的逻辑表达式。Y=(A S1)+(B S1) S0S1S0Y00A+B01(A+B) 10(AB)11AB题 3.1 分析如图示电路的逻辑功能。Y=(A +B )(A+B)C) )=AB+(A+B)C=AB+AC+BC 三人表决电路。题 3.3 编码器的逻辑功能是什么？普通编码器和优先编码器的主要区别是什么？编码器是将 m 路输入数据按一定规律编成 n 位二进制码， 。普通编码器和优先编码器的主要区别是普通编码器只能处理某一时刻只 有一路有效的信号，优先编码器允许多路信号同时有效，但某一时刻只能对优先级别最高 的信号编码。题 3.4 若区分 30 个不同的信号，应编成几位码，若

19、用 74HC148 构成这样的编码器应采用几片 74HC148 。2430111、111 000，所以电路能自启动。（3）绘出电路图001/0010/0100/0011/0101/0000/1 / /Q2* (Q1Q0 )Q2+(Q0 )Q2Q1* (Q2Q0 )Q1+( Q0 )Q1Q0* Q0=(1)Q0 +(1) Q0输出方程题 5.17 】利用 D 触发器设计一个同步七进制加法计数器。Q1Q2Q0000111100001/0010/0100/0011/01101/0110/0 /000/1010101010Q1Q0Q200 01 11 10Q1 Q1Q0 Q2Q1Q 0QQ2Q0000

20、11110010011100Q0 Q1Q0 +Q2Q0 =(Q2Q1 ) Q0Q1Q0Q2Q1Q0 00011110000001001C Q2Q1状态方程：FF2 : Q2* Q1Q0 Q2Q1FF1 : Q1* Q1Q0 Q2Q1Q0FF0 : Q0* Q1Q0 +Q2Q0=(Q2Q1) Q0DFF 特性方程：Q* D驱动方程：FF2 : D2 Q1Q0 Q2Q1FF1 : D1 Q1Q0 Q 2Q1Q0FF0 : D0 Q1Q0 +Q2Q0=（Q2Q1）Q0检验自启动：由卡诺图可知 111000 ，所以电路能自启动。（ 3）绘出电路图 （略）【题 5.18】设计一个数字钟电路，要求能用 2

21、4 小时制显示时、分、秒。 解：设计提示：1、分别实现 24、 60、 60 进制三个计数器， 用以实现时、分、秒三个模块；2、利用串行进位法将三个模块级联， 秒模块输入 1Hz 频率的时钟信号；3、每个模块通过显示译码器（如7448、 7449）连接到数码管上，进行时间的显示。 电路图略。题 6.1 试说明 ROM 和 RAM 的区别，它们各适用于什么场合？题 6.2 试说明 PROM 种类，以及擦除和写入方法。题 6.3 试说明 SRAM 和 DRAM 存储原理有何不同？题 6.4 一块 ROM 芯片有 10 条地址线， 8 条数据线，试计算其存储容量是多少？题 6.5 某计算机具有 16

22、 位宽度的地址总线和 8 位宽度的数据总线，试计算其可访问的最 大存储器容量是多少？如果计算机已安装的存储器容量超过此数值，会怎样？题 6.6 试用 5124 的 RAM 芯片构成 512 8 的存储器。题 6.7 试用 2564 的 RAM 芯片构成 1024 4 的存储器。需要一个怎样规格的二进制译码 器？题 6.8 试说明 Flash ROM 有何特点和用途，与其他存储器比较有什么不同？ 题 6.9 试说明 CPLD 和 FPGA 各代表什么，其可编程原理各是什么？题 6.10 试用 VHDL 语言设计六进制加法计数器。题 6.1 试说明 ROM 和 RAM 的区别，它们各适用于什么场合

23、？答： ROM 断电后数据仍能保留，而 RAM 内数据会丢失； ROM 主要适合要求数据永久存储 的场合，而 RAM 适合临时存储数据。题 6.2 试说明 PROM 种类，以及擦除和写入方法。答： PROM主要包括 OTPROM 、UVEPROM 、EEPROM ；紫外线擦除、 FN隧道穿越擦除和 写入（隧道注入） ，以及热电子注入写入（雪崩注入） 。题 6.3 试说明 SRAM 和 DRAM 存储原理有何不同？答： SRAM 利用触发器电路存储数据，能长期自行存储数据；而 DRAM 利用电容效应存 储数据，由于电容的漏电特性， DRAM 本身不能长期保存数据，需要控制电路配合使用。题 6.4

24、 一块 ROM 芯片有 10 条地址线， 8 条数据线，试计算其存储容量是多少？ 答： 210 8 比特 =8K 比特 =1K 字节。题 6.5 某计算机具有 16 位宽度的地址总线和 8 位宽度的数据总线，试计算其可访问的最 大存储器容量是多少？如计算机已安装存储器容量超过此数值，会怎样？答： 216 8 比特。如果超出此数值，超出部分计算机不能直接访问（使用） 。题 6.6 试用 5124 的 RAM 芯片构成 512 8 的存储器。A0A1A8 R/W CS题 6.7 试用 2564 的 RAM 芯片构成 1024 4 的存储器。需要一个怎样规格的二进制译码 器？需要一个 2线到 4 线

25、的二进制译码器，输出低电平有效。2-4线译码器I/O 0I/O 1I/O 2I/O3题 6.8 试说明 Flash ROM 有何特点和用途，与其他存储器比较有什么不同？ 答： Flash ROM 集成度高、成本低，适合便携设备长期存储数据。Flash ROM断电数据不丢失，集成度比 EEPROM 更高、容量更大、价格更低，擦除速度快。属于 ROM ，CPLD 基于题 6.9 试说明 CPLD 和 FPGA 各代表什么，其可编程原理各是什么？ 答： CPLD 是复杂可编程逻辑器件的简写， FPGA 是现场可编程门阵列的简写； 乘积项编程原理，而 FPGA 则是基于查找表的编程原理。题 7.5 试

26、用 555 定时器设计一个单稳态触发器，要求输出脉冲宽度在 调，取定时电容 C=10 F tW=1 5s,15s 范围内连续可VC( ) VC (0)tWlnW VC ( ) VC (t)VCC 0RC ln CC 2VCC 2VCC3RCln3 1.1RCR 90.9 454.5k题 7.6 用 555 定时器连接电路，要求输入如图所示，输出为矩形 脉冲。连接电路并画出输出波形。题 7.7 用 555 定时器构成的多谐振荡器，欲改变其输出频率可改变哪些参数。T1(R1 R2 )C lnVCC VTVCC VTT2T T1 T20 VT0 VT欲改变输出频率可改变 R1,R2,C,VCC,VC

27、O 题 7.8 若用 555 定时器构成一个电路，要求当 VCO 端分别接 高、低电平时， VO 端接的发声设备能连续发出高、 低音频率，连接电路并写出输出信号周期表达式。 用多谐振荡器：T (R1 R2)C 1n VCVCCC 1/V2CVOCO R2C1n2输出频率会随 VCO 的变化而变化。题 7.9 如图 7-40所示的电路中 L1 ，L2 ， L3 分别是什么电路。若R1=R2=48K ，C=10 F，输出信号 VO 的频率是多少。L1 为多谐振荡器 ;L2 为施密特触发器 ;L3 为单稳态触发器。施密特触发器和单稳态触发器均不改变输入信号的频率， VO 的频率仅由 L1 的频率决定

28、。f 1 1Hz T (R1 2 R2 )C ln2题 7.10 如图 7-41 所示的电路是由 555 定时器构成的开机延 时电 路。给定 C=25F，R=91k ，VCC=12V ，计算常闭开 关 S 断开后， 经过多长时间跳变为高电平。可用电阻两端电压计算时间S 断开，电阻 R 上的电压降到 1/3VccTD =RCln vR( )-vR(0)DvR( )-VR(t)= RCln 0-1VCC = RCln30-13VCC= 91 103 25 10-6 F 1.1 2.5S也可用电容两端电压计算时间：两种方法结果相同S 断开，电阻 C 上的电压上升到 2/3VccTD = RCln v

29、C( )-vC(0)DvC( )-VC(t)。VCC -0= RCln CC2 = RCln3 2.5SVCC - 32VCC题 7.12 图中，在3 VI 输入下用什么样的电路可以得到 VO 的波形。）用施密特触发器。b）用单稳态触发器加反相器。c）输入信号经微分电路使其变成窄脉冲，然后用单稳态触发器再加反相器。题 7.13 图中，在 VI 输入下用什么样的电路可以得到 VO 的波形。a）先用施密特触发器变成矩形脉冲，然后再用单稳态触发器。b）先将输入信号用反相器，然后用两级单稳态触发器。题 8.1 已知某 8 位倒 T 形电阻网络 DAC 电路中， 输入二进制数 10000000 ，输出模

30、拟电压。 当输入二进制数 10101000 时，计算输出模拟电压的大小。解：题 8.2 在如图 8-28 所示的 DAC 电路中，给定，试计算：（1）输入数字量的每一位为 1 时在输出端产生的电压值。（ 2）输入为全 1、全 0 和 1000000000 时对应的输出电压值。解： 倒 T 形电阻网络 DAC 的公式1） - 每一位的 1在输出端产生的电压分别为 2.5V， 1.25V， 0.625V ， 0.313V ， 0.156V ， 78.13mV ， 39.06mV ， 19.53mV ， 9.77mV ， 4.88mV 。（2）输入全 1、全 0 和 1000000000 时的输出电

31、压分别为 4.995V ，0V 和 2.5V。题 8.3 对于一个 8 位 DAC ：（1）若最小输出电压增量为 0.02V ，试问当输入代码为 01001111 时，输出电压为多少？ （2）若其分辨率用百分数表示，则应是多少？解：（ 1）最小输出电压增量对应输出代码最低位为1 的情况（即输入代码为 00000001），所以当输入代码为 01001111 时，输出电压为（2） DAC 的分辨率用百分数表示最小输出电压与最大输出电压之比。对于该 8 位 DAC ，其分辨率用百分数表示为题 8.4 如图 8-29 所示是用 CB7520 和同步十六进制计数器 74LS161 组成的波形发生器电 路。已知 CB7520 的，试画出输出电压的波形，并标出波形图中各电压的幅度。题 8.5 用一个 4位二进制计数器 74LS161、一个 4位数模转换电路和一个 2 输入与非门设 计一个能够产生如图 8-30 所示波形的波形发生器电路。题 8.6 若 ADC （包括取样 保持电路）输入模拟电压信号的最高变化频率为10kHz ，试说明取样频率的下限是多少？完成一次模数转换所用的时间上限是多少？解：取样频率下限 20kHz ，所用时间上限 50题 8.7 在 10 位逐次渐近型 ADC 中，